視頻圖像拼接系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明設(shè)及顯示技術(shù)領(lǐng)域，特別設(shè)及一種視頻圖像拼接系統(tǒng)及方法。
【背景技術(shù)】
[0002] 視頻圖像拼接技術(shù)是視頻應(yīng)用領(lǐng)域研究的一個(gè)熱口課題，可廣泛應(yīng)用與全景圖生 成，雙目機(jī)器人應(yīng)用等多個(gè)方面。其中，圖像拼接技術(shù)是指將兩幅或多幅有重疊區(qū)域的圖像 序列利用視頻圖像拼接系統(tǒng)拼接成一幅具有更大視野的圖像。
[000引現(xiàn)有技術(shù)中，視頻圖像拼接系統(tǒng)主要包括圖像信號(hào)源、FPGA(FieldProgramm油le GateArray,現(xiàn)場(chǎng)可編程邏輯器件）和孤R值oubleDateRateSDRAM,雙倍速率動(dòng)態(tài)隨機(jī) 存儲(chǔ)器）。其中，F(xiàn)PGA中包括圖像接收器、圖像放大器（scalar)和圖像發(fā)送器。如圖1所 示，圖像信號(hào)源與圖像接收器連接，圖像放大器分別與圖像接收器和孤R連接，孤R與圖像 發(fā)送器連接。W2IQK或4K2K圖像為例，若欲得到服3K拼接圖像，則在對(duì)2IQK或4K2K圖 像進(jìn)行圖像拼接時(shí)，2IQK或4K2K圖像先經(jīng)過放大器進(jìn)行放大處理，得到服3K圖像后，再采 用DDR將圖像進(jìn)行分割，最后將分割后的多路圖像傳輸給圖像發(fā)送器，多路圖像同步輸出， 實(shí)現(xiàn)視頻圖像的拼接，得到6K3K拼接圖像。
[0004] 在實(shí)現(xiàn)本發(fā)明的過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)至少存在W下問題：
[0005] 由于圖像放大器與圖像接收器相連，孤R與圖像發(fā)送器相連，也即不同規(guī)格的圖像 先經(jīng)過圖像放大器后再經(jīng)過孤R，由于對(duì)圖像先放大后分割，所W需占用孤R較大的帶寬， 因此帶寬占用率較高。

【發(fā)明內(nèi)容】

[0006] 為了解決現(xiàn)有技術(shù)的問題，本發(fā)明實(shí)施例提供了一種視頻圖像拼接系統(tǒng)及方法。 所述技術(shù)方案如下：
[0007] -方面，提供了一種視頻圖像拼接系統(tǒng)，所述視頻圖像拼接系統(tǒng)包括圖像信號(hào)源、 FPGA(Field-Programm油leGateArray,現(xiàn)場(chǎng)可編輯邏輯器件）、孤R〇)DRSDRAM，動(dòng)態(tài)隨 機(jī)存儲(chǔ)器）；所述FPGA至少包括圖像接收器、圖像放大器和圖像發(fā)送器；
[000引所述圖像信號(hào)源與所述圖像接收器連接；
[0009] 所述DDR分別與所述圖像接收器和所述圖像放大器連接；
[0010] 所述圖像放大器與所述圖像發(fā)送器相連。
[0011] 可選地，所述圖像接收器包括HDMI(Hi曲DefinitionMultimediaInte;rface，高 清晰度多媒體接口）接收器和LVDS(Low-VoltageDifferentialSi即aling，低電壓差分信 號(hào)）接收器；
[0012] 若所述圖像信號(hào)源輸出第一規(guī)格圖像，則所述圖像信號(hào)源與所述皿MI接收器連 接；
[0013] 若所述圖像信號(hào)源輸出第二規(guī)格圖像，則所述圖像信號(hào)源通過SOC(Systemon 化ip，系統(tǒng)級(jí)巧片）與所述LVDS接收器連接。
[0014] 可選地，所述FPGA包括圖像增強(qiáng)處理器；
[0015] 所述圖像增強(qiáng)處理器分別與所述圖像放大器和所述圖像發(fā)送器連接，用于對(duì)圖像 進(jìn)行增強(qiáng)處理。
[0016] 可選地，所述FPGA包括選擇器；
[0017] 所述選擇器分別與所述圖像接收器和所述孤R連接，用于在所述圖像信號(hào)源輸出 的不同規(guī)格圖像中選擇輸出到所述DDR的圖像。
[0018] 可選地，所述圖像放大器的個(gè)數(shù)與所述孤R對(duì)圖像分割的份數(shù)相等。
[0019] 可選地，所述圖像增強(qiáng)處理器的個(gè)數(shù)與所述孤R對(duì)圖像分割的份數(shù)相等。
[0020] 可選地，所述圖像發(fā)送器的個(gè)數(shù)與所述DDR對(duì)圖像分割的份數(shù)相等。
[0021] 可選地，所述系統(tǒng)包括WDMA(Write孤R Memo巧Access,寫雙倍速率存儲(chǔ)器通道） 和系統(tǒng)總線；
[0022] 所述WDMA分別與所述選擇器、所述系統(tǒng)總線連接；
[0023] 所述系統(tǒng)總線與所述孤R連接。
[0024] 可選地，所述系統(tǒng)包括畑M/URead孤R Memo巧Access,讀雙倍速率存儲(chǔ)器通道）；
[0025] 所述RDMA分別與所述圖像放大器、所述系統(tǒng)總線連接；
[0026] 所述系統(tǒng)總線與所述孤R連接。
[0027]另一方面，提供了一種視頻圖像拼接方法，所述視頻圖像拼接方法應(yīng)用于上述視 頻圖像拼接系統(tǒng)，所述方法包括：
[002引在圖像信號(hào)源輸出圖像后，圖像接收器接收輸出圖像；
[0029] DDR對(duì)所述輸出圖像進(jìn)行分割，得到預(yù)設(shè)份數(shù)的第一子圖像；
[0030] 圖像放大器對(duì)所述預(yù)設(shè)份數(shù)的子圖像進(jìn)行同步放大處理，得到同一規(guī)格的預(yù)設(shè)份 數(shù)的第二子圖像；
[0031] 所述圖像發(fā)送器將所述預(yù)設(shè)份數(shù)的第二子圖像輸出。
[0032] 可選地，所述圖像放大器對(duì)所述預(yù)設(shè)份數(shù)的子圖像進(jìn)行同步放大處理之后，所述 方法還包括：
[0033] 圖像增強(qiáng)處理器對(duì)所述預(yù)設(shè)份數(shù)的第二子圖像進(jìn)行圖像增強(qiáng)處理，得到所述預(yù)設(shè) 份數(shù)的第=子圖像；
[0034] 相應(yīng)地，所述圖像發(fā)送器將所述預(yù)設(shè)份數(shù)的第=子圖像輸出。
[00巧]可選地，所述圖像接收器接收所述輸出圖像之前，所述方法還包括：
[0036] 若所述圖像信號(hào)源輸出第二規(guī)格圖像，則系統(tǒng)級(jí)巧片對(duì)所述第二規(guī)格圖像進(jìn)行差 分處理，得到LVDS形式的第二規(guī)格圖像。
[0037] 可選地，所述DDR對(duì)所述輸出圖像進(jìn)行分割，得到預(yù)設(shè)份數(shù)的第一子圖像，包括： [003引所述孤R對(duì)所述輸出圖像進(jìn)行等大小分割，得到大小相等的預(yù)設(shè)份數(shù)的第一子圖 像。
[0039] 本發(fā)明實(shí)施例提供的技術(shù)方案帶來的有益效果是：
[0040] 由于孤R與圖像接收器相連，圖像放大器與圖像發(fā)送器相連，也即不同規(guī)格的圖 像先經(jīng)過DDR后再經(jīng)過圖像放大器，由于對(duì)圖像先分割后放大，所W相較于現(xiàn)有技術(shù)，在保 證輸出同等規(guī)格圖像的基礎(chǔ)上，無需占用孤R較大的帶寬，因此帶寬占用率較低。
【附圖說明】
[0041] 為了更清楚地說明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使 用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于 本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可W根據(jù)該些附圖獲得其他 的附圖。
[0042]圖1是本發(fā)明【背景技術(shù)】提供的一種視頻圖像拼接系統(tǒng)的結(jié)構(gòu)示意圖；
[0043] 圖2是本發(fā)明實(shí)施例供的一種視頻圖像拼接系統(tǒng)的結(jié)構(gòu)示意圖；
[0044] 圖3是本發(fā)明實(shí)施例提供的一種視頻圖像拼接方法的流程圖。
【具體實(shí)施方式】
[0045] 為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明實(shí)施方 式作進(jìn)一步地詳細(xì)描述。
[0046] 圖2是本發(fā)明實(shí)施例提供的一種視頻圖像拼接系統(tǒng)的結(jié)構(gòu)示意圖。參見圖2,該視 頻圖像拼接系統(tǒng)包括圖像信號(hào)源2UFPGA22、孤R23 ;FPGA22至少包括圖像接收器221、圖像 放大器222和圖像發(fā)送器223;
[0047] 其中，圖像信號(hào)源21與圖像接收器221連接柳R23分別與圖像接收器221和圖 像放大器222連接；圖像放大器222與圖像發(fā)送器223相連。
[0048] 在本發(fā)明實(shí)施例中，圖像信號(hào)源21可輸出不同規(guī)格的視頻圖像，比如當(dāng)圖像信號(hào) 源21包括HDMI1. 4A信號(hào)源時(shí)，可輸出4K2K圖像；當(dāng)圖像信號(hào)源21包括HDMI/VGA信號(hào)源 時(shí)，可輸出2IQK圖像，本發(fā)明實(shí)施例對(duì)此不進(jìn)行具體限定。
[0049] 參見圖2,圖像接收器221包括HDffl接收器2211和LVDS接收器2212。若圖像信 號(hào)源21輸出第一規(guī)格圖像（W4K2K圖像為例），則圖像信號(hào)源21與HDMI接收器2211連 接；若圖像信號(hào)源21輸出第二規(guī)格圖像（W2IQK圖像為例），則圖像信號(hào)源21通過SOC24 與LVDS接收器2212連接。其中，SOC為系統(tǒng)級(jí)巧片，可對(duì)圖像信號(hào)源輸出的圖像進(jìn)行差分 處理。
[0化0] 不同于現(xiàn)有技術(shù)，在本發(fā)明實(shí)施例中孤R23分別與圖像接收器221和圖像放大器 222連接，即DDR23的輸入端與圖像接收器221的輸出端相連，孤R23的輸出端與圖像放大 器222的輸入端相連，從而使得圖像先經(jīng)過分割處理后，在經(jīng)過放大處理，降低了DDR23的 帶寬利用率。
[0化1] 需要說明的是，圖像放大器222的個(gè)數(shù)、圖像發(fā)送器223的個(gè)數(shù)均與DDR23對(duì)圖像 分割的份數(shù)相等。也即，如果DDR23將輸入的視頻圖像中的每一帖圖像分為3*3九份，那么 圖像放大器222的個(gè)數(shù)、圖像發(fā)送器223的個(gè)數(shù)均為9個(gè)，圖像放大器222用于對(duì)九份中的 每一個(gè)子圖像進(jìn)行放大處理，圖像發(fā)送器223用于同步輸出每一路子圖像。
[0化2] 此外，孤R23在對(duì)視頻圖像進(jìn)行分割時(shí)，可對(duì)每一帖圖像進(jìn)行等大小的分割。比如， 對(duì)于4K2K圖像，W孤R23將其等分為3*3九份為例，則每一個(gè)子圖像的大小均為^K!K， 圖像放大器222在對(duì)每一個(gè)子圖像進(jìn)行放大處理時(shí)，由與子圖像個(gè)數(shù)相同的圖像放大器分 別對(duì)每一個(gè)^K!K子圖像進(jìn)行單獨(dú)且同步放大處理，比如將每一個(gè)^K!K子圖像均放 大為2IQK圖