一種時延對齊方法及設(shè)備的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及通信領(lǐng)域，特別涉及一種時延對齊方法及設(shè)備。
【背景技術(shù)】
[0002] 在 3G (The 3rd Generation Telecommunication，第三代移動通信技術(shù)）或 4G (the 4Generation Telecommunication，第四代移動通信技術(shù)）移動通信領(lǐng)域， MIMO (Multiple-Input Multiple-〇ut-put，多入多出技術(shù)）的商業(yè)化步伐越來越快。MIMO 是指利用多發(fā)射和多接收天線進行空間分集的技術(shù)，它采用的是分立式多天線，能夠有效 地將通信鏈路分解成為許多并行的子信道，從而大大提高系統(tǒng)容量。
[0003] 在RRU(Remote Radio Unit，射頻拉遠單元）側(cè)，MIMO對多天線的發(fā)射同步提出了 很高的要求，MMO技術(shù)的應(yīng)用同時提高了系統(tǒng)對載波數(shù)量的處理要求，而多芯片拼接是提 高系統(tǒng)載波規(guī)格的有效解決方案。
[0004] 但是，這種多芯片、多天線的應(yīng)用方案，帶來了芯片間數(shù)據(jù)的時延對齊問題。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明提供了一種時延對齊方法及設(shè)備，用于解決芯片間數(shù)據(jù)的時延對齊問題。
[0006] 本發(fā)明第一方面提供了一種時延對齊方法，包括：
[0007] 分別配置主芯片和從芯片的第一級環(huán)路的隨路定時，其中，第一級環(huán)路的隨路定 時時延補償量與數(shù)據(jù)通路時延量一致；
[0008] 分別配置主芯片和從芯片的第一級環(huán)路的基準(zhǔn)定時；
[0009] 分別獲取主芯片的第一級環(huán)路的基準(zhǔn)定時到隨路定時的距離以及從芯片的第一 級環(huán)路的基準(zhǔn)定時到隨路定時的距離，得到第一定時距離和第二定時距離；
[0010] 根據(jù)所述第一定時距離和所述第二定時距離計算得到第一數(shù)據(jù)時延差；
[0011] 根據(jù)所述第一數(shù)據(jù)時延差配置主芯片的第一數(shù)據(jù)時延補償量，以完成主芯片和從 芯片間第一級環(huán)路的數(shù)據(jù)時延對齊。
[0012] 結(jié)合本發(fā)明的第一方面，在本發(fā)明第一方面的第一種實現(xiàn)方式中，所述方法還包 括：
[0013] 分別配置主芯片和從芯片的第二級環(huán)路的基準(zhǔn)定時；
[0014] 分別獲取主芯片和從芯片的第二級環(huán)路的隨路定時；其中，所述主芯片的第二級 環(huán)路的隨路定時為所述主芯片的第一級環(huán)路的基準(zhǔn)定時過異步后的定時，所述從芯片的第 二級環(huán)路的隨路定時為所述從芯片的第一級環(huán)路的基準(zhǔn)定時過異步后的定時；
[0015] 分別獲取主芯片的第二級環(huán)路的基準(zhǔn)定時到隨路定時的距離以及從芯片的第二 級環(huán)路的基準(zhǔn)定時到隨路定時的距離，得到第三定時距離和第四定時距離；
[0016] 根據(jù)所述第三定時距離和所述第四定時距離計算得到第二數(shù)據(jù)時延差；
[0017] 根據(jù)所述第二數(shù)據(jù)時延差配置主芯片的第二數(shù)據(jù)時延補償量，以完成主芯片和從 芯片間第二級環(huán)路的數(shù)據(jù)時延對齊。
[0018] 結(jié)合本發(fā)明第一方面的第一種實現(xiàn)方式，在本發(fā)明第一方面的第二種實現(xiàn)方式 中，所述第二級環(huán)路的基準(zhǔn)定時與所述第一級環(huán)路的基準(zhǔn)定時共用一個基準(zhǔn)定時。
[0019] 結(jié)合本發(fā)明的第一方面、或第一方面的第一種實現(xiàn)方式、或第一方面的第二種實 現(xiàn)方式，在本發(fā)明第一方面的第三種實現(xiàn)方式中，所述分別配置主芯片和從芯片的第一級 環(huán)路的基準(zhǔn)定時具體包括：
[0020] 將本地定時模塊輸出的定時配置為主芯片的第一級環(huán)路的基準(zhǔn)定時；
[0021] 將所述主芯片的第一級環(huán)路的基準(zhǔn)定時過異步后的定時配置為從芯片的第一級 環(huán)路的基準(zhǔn)定時。
[0022] 結(jié)合本發(fā)明第一方面的第三種實現(xiàn)方式，在本發(fā)明第一方面的第四種實現(xiàn)方式 中，所述將所述主芯片的第一級環(huán)路的基準(zhǔn)定時過異步后的定時配置為從芯片的第一級環(huán) 路的基準(zhǔn)定時之后還包括：
[0023] 配置從芯片的第一級環(huán)路的基準(zhǔn)定時時延補償量，以使主芯片的第一級環(huán)路和從 芯片的第一級環(huán)路間的基準(zhǔn)定時對齊。
[0024] 結(jié)合本發(fā)明的第一方面、或第一方面的第一種實現(xiàn)方式、或第一方面的第二種實 現(xiàn)方式，在本發(fā)明第一方面的第五種實現(xiàn)方式中，所述分別配置主芯片和從芯片的第二級 環(huán)路的基準(zhǔn)定時具體包括：
[0025] 將所述主芯片的第一級環(huán)路的基準(zhǔn)定時配置為主芯片的第二級環(huán)路的基準(zhǔn)定 時；
[0026] 將所述主芯片的第一級環(huán)路的基準(zhǔn)定時通過印制電路板PCB輸入到從芯片過異 步后的定時配置為從芯片的第二級環(huán)路的基準(zhǔn)定時。
[0027] 結(jié)合本發(fā)明第一方面的第五種實現(xiàn)方式，在本發(fā)明第一方面的第六種實現(xiàn)方式 中，所述將所述主芯片的第一級環(huán)路的基準(zhǔn)定時通過印制電路板PCB輸入到從芯片過異步 后的定時配置為從芯片的第二級環(huán)路的基準(zhǔn)定時之后還包括：
[0028] 配置從芯片的第二級環(huán)路的基準(zhǔn)定時時延補償量，以使主芯片的第二級環(huán)路和從 芯片的第二級環(huán)路間的基準(zhǔn)定時對齊。
[0029] 本發(fā)明第二方面提供了一種時延對齊設(shè)備，包括：
[0030] 第一配置單元，用于分別配置主芯片和從芯片的第一級環(huán)路的隨路定時，其中，第 一級環(huán)路的隨路定時時延補償量與數(shù)據(jù)通路時延量一致；
[0031] 第二配置單元，用于分別配置主芯片和從芯片的第一級環(huán)路的基準(zhǔn)定時；
[0032] 第一獲取單元，用于分別獲取主芯片的第一級環(huán)路的基準(zhǔn)定時到隨路定時的距離 以及從芯片的第一級環(huán)路的基準(zhǔn)定時到隨路定時的距離，得到第一定時距離和第二定時距 離；
[0033] 第一計算單元，用于根據(jù)所述第一定時距離和所述第二定時距離計算得到第一數(shù) 據(jù)時延差；
[0034] 第三配置單元，用于根據(jù)所述第一數(shù)據(jù)時延差配置主芯片的第一數(shù)據(jù)時延補償 量，以完成主芯片和從芯片間第一級環(huán)路的數(shù)據(jù)時延對齊。
[0035] 結(jié)合本發(fā)明的第二方面，在本發(fā)明第二方面的第一種實現(xiàn)方式中，所述設(shè)備還包 括：
[0036] 第四配置單元，用于分別配置主芯片和從芯片的第二級環(huán)路的基準(zhǔn)定時；
[0037] 第二獲取單元，用于分別獲取主芯片和從芯片的第二級環(huán)路的隨路定時；其中，所 述主芯片的第二級環(huán)路的隨路定時為所述主芯片的第一級環(huán)路的基準(zhǔn)定時過異步后的定 時，所述從芯片的第二級環(huán)路的隨路定時為所述從芯片的第一級環(huán)路的基準(zhǔn)定時過異步后 的定時；
[0038] 第三獲取單元，用于分別獲取主芯片的第二級環(huán)路的基準(zhǔn)定時到隨路定時的距離 以及從芯片的第二級環(huán)路的基準(zhǔn)定時到隨路定時的距離，得到第三定時距離和第四定時距 離；
[0039] 第二計算單元，用于根據(jù)所述第三定時距離和所述第四定時距離計算得到第二數(shù) 據(jù)時延差；
[0040] 第五配置單元，用于根據(jù)所述第二數(shù)據(jù)時延差配置主芯片的第二數(shù)據(jù)時延補償 量，以完成主芯片和從芯片間第二級環(huán)路的數(shù)據(jù)時延對齊。
[0041] 結(jié)合本發(fā)明第二方面的第一種實現(xiàn)方式，在本發(fā)明第二方面的第二種實現(xiàn)方式 中，所述第二級環(huán)路的基準(zhǔn)定時與所述第一級環(huán)路的基準(zhǔn)定時共用一個基準(zhǔn)定時。
[0042] 結(jié)合本發(fā)明的第二方面、或第二方面的第一種實現(xiàn)方式、或第二方面的第二種實 現(xiàn)方式，在本發(fā)明第二方面的第三種實現(xiàn)方式中，所述第二配置單元具體包括：
[0043] 第一配置模塊，用于將本地定時模塊輸出的定時配置為主芯片的第一級環(huán)路的基 準(zhǔn)定時；
[0044] 第二配置模塊，用于將所述主芯片的第一級環(huán)路的基準(zhǔn)定時過異步后的定時配置 為從芯片的第一級環(huán)路的基準(zhǔn)定時。
[0045] 結(jié)合本發(fā)明第二方面的第三種實現(xiàn)方式，在本發(fā)明第二方面的第四種實現(xiàn)方式 中，所述設(shè)備還包括：
[0046] 第六配置單元，用于配置從芯片的第一級環(huán)路的基準(zhǔn)定時時延補償量，以使主芯 片的第一級環(huán)路和從芯片的第一級環(huán)路間的基準(zhǔn)定時對齊。
[0047] 結(jié)合本發(fā)明的第二方面、或第二方面的第一種實現(xiàn)方式、或第二方面的第二種實 現(xiàn)方式，在本發(fā)明第二方面的第五種實現(xiàn)方式中，所述第四配置單元具體包括：
[0048] 第三配置模塊，用于將所述主芯片的第一級環(huán)路的基準(zhǔn)定時配置為主芯片的第二 級環(huán)路的基準(zhǔn)定時；
[0049] 第四配置模塊，用于將所述主芯片的第一級環(huán)路的基準(zhǔn)定時通過印制電路板PCB 輸入到從芯片過異步后的定時配置為從芯片的第二級環(huán)路的基準(zhǔn)定時。
[0050] 結(jié)合本發(fā)明第二方面的第五種實現(xiàn)方式，在本發(fā)明第二方面的第六種實現(xiàn)方式 中，所述設(shè)備還包括：
[0051] 第七配置單元，用于配置從芯片的第二級環(huán)路的基準(zhǔn)定時時延補償量，以使主芯 片的第二級環(huán)路和從芯片的第二級環(huán)路間的基準(zhǔn)定時對齊。
[0052] 從以上技術(shù)方案可以看出，本發(fā)明實施例具有以下