利用高速Serdes實現(xiàn)背板自協(xié)商功能的方法及裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及網(wǎng)絡通信領(lǐng)域，尤其涉及一種利用高速Serdes實現(xiàn)背板自協(xié)商功能的方法及裝置。
【背景技術(shù)】
[0002]IEEE802.3ap定義了針對背板的自協(xié)商，使得通過背板連接的具有不同傳輸速率的以太網(wǎng)設(shè)備間，通過自協(xié)商選擇各自共同支持的最高速率。
[0003]如圖1所示，介紹了 PHY內(nèi)具體實現(xiàn)AN的框架圖，例如:本示例的以太網(wǎng)設(shè)備PHY同時支持1G/10G/40G速率，若其與同樣支持AN的設(shè)備連接，初始化時，兩個設(shè)備會通過各自的AN模塊以DME編碼發(fā)送各自所具備的能力，同時會解碼對端發(fā)過來的能力，當兩端能協(xié)商出同一個最高速率時(例如lOGBase-R)，則會各自向?qū)Χ税l(fā)送協(xié)商成功標志。然后每個設(shè)備分別配置各自HSS的速率為10GBase-R(10.3125Gbps)，選取與內(nèi)部的1GBase-R PCS相連。進一步的，兩個設(shè)備上的AN模塊會監(jiān)測各自使能的PCS工作狀態(tài)，如果在規(guī)定時間內(nèi)都能正確互通，則自協(xié)商成功，反之則表示失敗再次進行自協(xié)商。
[0004]根據(jù)協(xié)議，AN的DME編碼傳輸波特率僅為312.5Mhz，而設(shè)備工作狀態(tài)時的傳輸速率通常為1G/10G/40G等，如此，AN的DME編碼傳輸波特率與設(shè)備工作狀態(tài)下的傳輸速率相差甚遠，通常情況下，若需要完成對端設(shè)備之間的自協(xié)商，需要引入高速的Serdes進行速率轉(zhuǎn)換。
[0005]現(xiàn)有技術(shù)中，對于AN通信時312.5Mhz的波特率，由于高速Serdes無法支持該速率，通常情況下，高速Serdes支持的傳輸速率會比AN的通信速率高，如此，如圖1所示，需要另外搭配一個支持低速Serdes來做串并轉(zhuǎn)換，增加了硬件實現(xiàn)成本以及系統(tǒng)實現(xiàn)的復雜度。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提供一種利用高速Serdes實現(xiàn)背板自協(xié)商功能的方法及裝置。
[0007]為實現(xiàn)上述目的之一，本發(fā)明一實施方式的利用高速Serdes實現(xiàn)背板自協(xié)商功能的方法，所述方法包括:根據(jù)AN的通信速率以及Serdes的傳輸速率，獲取采樣倍數(shù)N ;
選取Serdes支持的并行接口位寬M，所述并行接口位寬M的數(shù)值小于采樣倍數(shù)N的數(shù)值，M、N均為正整數(shù)；
在數(shù)據(jù)的發(fā)送方向上，將發(fā)送的數(shù)據(jù)復制N份后，使其順序傳輸進入傳輸通道；
在數(shù)據(jù)的接收方向上，從所述傳輸通道獲取每個數(shù)據(jù)對應的N份中的一份輸出到AN上。
[0008]作為本發(fā)明的進一步改進，所述方法還包括:
所述采樣倍數(shù)N為所述Serdes的傳輸速率與所述AN的通信速率的比值。
[0009]作為本發(fā)明的進一步改進，所述“在數(shù)據(jù)的發(fā)送方向上，對每個數(shù)據(jù)分別復制N份后，使其順序傳輸進入傳輸通道；”具體包括:
設(shè)定一維護指針，當前數(shù)據(jù)被復制N份后，所述維護指針指向當前數(shù)據(jù)和下一個數(shù)據(jù)的分界點，并在檢測到所述維護指針出現(xiàn)時，輸出發(fā)送端有效數(shù)據(jù)指示命令。
[0010]作為本發(fā)明的進一步改進，所述“在數(shù)據(jù)的接收方向上，從所述傳輸通道獲取每份數(shù)據(jù)對應的N份中的一份輸出到AN上”還包括:
設(shè)置一邊界指針，在數(shù)據(jù)被復制N份傳遞過程中，所述邊界指針對N份相同數(shù)據(jù)兩側(cè)的邊界進行鎖定，并在檢測到所述邊界指針出現(xiàn)時，輸出接收端有效數(shù)據(jù)指示命令。
[0011]作為本發(fā)明的進一步改進，所述方法還包括:
在兩個邊界指針維護的有效數(shù)據(jù)中，對靠前的邊界指針向后調(diào)整「Ν/2 ?或L N/2」個數(shù)據(jù)進行采樣，并將采樣得到的數(shù)據(jù)進行輸出；
或?qū)亢蟮倪吔缰羔樝蚯罢{(diào)整「Ν/2 ?或L N/2」個數(shù)據(jù)進行采樣，并將采樣得到的數(shù)據(jù)進行輸出。
[0012]為實現(xiàn)上述目的之一，本發(fā)明一實施方式的利用高速Serdes實現(xiàn)背板自協(xié)商功能的裝置，所述裝置包括:
AN發(fā)送接收模塊，用于發(fā)送及接收有效數(shù)據(jù)；
速率轉(zhuǎn)換模塊Serdes，用于轉(zhuǎn)換數(shù)據(jù)傳遞的速率；
數(shù)據(jù)處理模塊，用于根據(jù)AN的通信速率以及Serdes的傳輸速率，獲取采樣倍數(shù)N ;選取Serdes支持的并行接口位寬M，所述并行接口位寬M的數(shù)值小于采樣倍數(shù)N的數(shù)值，M、N均為正整數(shù)；
所述數(shù)據(jù)處理模塊還包括:數(shù)據(jù)復制單元及數(shù)據(jù)提取單元；
所述數(shù)據(jù)復制單元在數(shù)據(jù)的發(fā)送方向上，將AN發(fā)送接收模塊發(fā)送的數(shù)據(jù)復制N份后，使其順序傳輸進入速率轉(zhuǎn)換模塊Serdes ；
所述數(shù)據(jù)提取單元在數(shù)據(jù)的接收方向上，從所述速率轉(zhuǎn)換模塊Serdes獲取每個數(shù)據(jù)對應的N份中的一份輸出到AN發(fā)送接收模塊上。
[0013]作為本發(fā)明的進一步改進，所述采樣倍數(shù)N為所述Serdes的傳輸速率與所述AN的通信速率的比值。
[0014]作為本發(fā)明的進一步改進，所述數(shù)據(jù)處理模塊中還設(shè)置有維護指針，所述數(shù)據(jù)復制單元對當前數(shù)據(jù)復制N份后，所述維護指針指向當前數(shù)據(jù)和下一個數(shù)據(jù)的分界點，并在檢測到所述維護指針出現(xiàn)時，所述數(shù)據(jù)處理模塊輸出發(fā)送端有效數(shù)據(jù)指示命令。
[0015]作為本發(fā)明的進一步改進，所述數(shù)據(jù)處理模塊中還設(shè)置有邊界指針，在數(shù)據(jù)被復制N份后在Serdes傳遞過程中，所述邊界指針對N份相同數(shù)據(jù)兩側(cè)的邊界進行鎖定，并在檢測到所述邊界指針出現(xiàn)時，所述數(shù)據(jù)處理模塊輸出接收端有效數(shù)據(jù)指示命令。
[0016]作為本發(fā)明的進一步改進，所述數(shù)據(jù)提取單元具體用于:在兩個邊界指針維護的有效數(shù)據(jù)中，對靠前的邊界指針向后調(diào)整「Ν/2 ?或L N/2」個數(shù)據(jù)進行采樣，并將采樣得到的數(shù)據(jù)進行輸出；
或?qū)亢蟮倪吔缰羔樝蚯罢{(diào)整「Ν/2 ?或L N/2」個數(shù)據(jù)進行采樣，并將采樣得到的數(shù)據(jù)進行輸出。
[0017]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是:本發(fā)明的利用高速Serdes實現(xiàn)背板自協(xié)商功能的方法及裝置，在數(shù)據(jù)發(fā)送方向上，對數(shù)據(jù)進行復制，在數(shù)據(jù)接收方向上，對數(shù)據(jù)進行采樣，進而在不改變高速Serdes通信模式的前提下，支持多種serdes傳輸速率及并行接口位寬組合，使AN復用與PCS相連的高速Serdes，實現(xiàn)兩個設(shè)備之間的自協(xié)商，該方法及裝置降低了系統(tǒng)軟件的參與度以及減少硬件開銷，節(jié)約制造及使用成本。
【附圖說明】
[0018]圖1是本發(fā)明現(xiàn)有技術(shù)中PHY內(nèi)現(xiàn)AN的框架圖；
圖2是本發(fā)明一實施方式中利用高速Serdes實現(xiàn)背板自協(xié)商功能的方法的流程圖； 圖3是本發(fā)明一實施方式中利用高速Serdes實現(xiàn)背板自協(xié)商功能的裝置的模塊圖； 圖4是本發(fā)明一實施方式中利用高速Serdes實現(xiàn)背板自協(xié)商功能的框架圖；
圖5是對應圖4中數(shù)據(jù)發(fā)送方向上數(shù)據(jù)傳遞的具體示例圖；
圖6是對應圖4中數(shù)據(jù)接收方向上數(shù)據(jù)傳遞的具體示例圖。
【具體實施方式】
[0019]以下將結(jié)合附圖所示的【具體實施方式】對本發(fā)明進行詳細描述。但這些實施方式并不限制本發(fā)明，本領(lǐng)域的普通技術(shù)人員根據(jù)這些實施方式所做出的結(jié)構(gòu)、方法、或功能上的變換均包含在本發(fā)明的保護范圍內(nèi)。
[0020]結(jié)合圖2、圖4所示，在本發(fā)明的一實施方式中，在數(shù)據(jù)傳遞過程中，AN直接復用Serdes、且在不改變Serdes的傳輸速率的情況下，進行數(shù)據(jù)傳遞；本實施方式中，在數(shù)據(jù)的發(fā)送及接收方向上，通過對數(shù)據(jù)進行復制和采樣實現(xiàn)數(shù)據(jù)的傳遞。
[0021]本實施方式中，利用高速Serdes實現(xiàn)背板自協(xié)商功能的方法，包括以下步驟: 根據(jù)AN的通信速率以及Serdes的傳輸速率，獲取采樣倍數(shù)的數(shù)值；
通常情況下在自協(xié)商過程中，AN的通信速率為指定的數(shù)值，而連接PCS形態(tài)多樣，故，所述PCS的傳輸速率可根據(jù)系統(tǒng)配置進行設(shè)定，進一步的，Serdes的傳輸速率與所述PCS的傳輸速率相配合，也可根據(jù)系統(tǒng)配置進行設(shè)定。例如:將AN的通信速率配置為312.5Mhz,PCS的傳輸速率配置為10GBase-KX4，對應將Serdes的傳輸速率靈活配置為3.125GHz，亦或?qū)CS的傳輸速率配置為10GBase-KR/40GBase-KR4，對應將Serdes的傳輸速率靈活配置為 10.3125GHz 等。
[0022]本發(fā)明的優(yōu)選實施方式中，所述采樣倍數(shù)為所述Serdes的傳輸速率與所述AN的通信速率的比值。
[0023]進一步的，選取Serdes支持的并行接口位寬，所述并行接口位寬的數(shù)值小于采樣倍數(shù)的數(shù)值；
本示例中:以N表示采樣倍數(shù)，M表示Serdes支持的并行接口位寬，即PCS的數(shù)據(jù)輸入位寬，以X表示Serdes的傳輸速率，以Y表示AN的通信速率，由上述內(nèi)容可知:N= X/Y，M〈N，且所述M、N為正整數(shù)。
[0024]本實例中，對Serdes支持的并行接口位寬M進行設(shè)定，且設(shè)定所述并行接口位寬M的數(shù)值小于采樣倍數(shù)N的數(shù)值，以在數(shù)據(jù)接收方向上，保證數(shù)據(jù)接收的準確度。
[0025]進一步的，本實施方式中，所述方法還包括:在數(shù)據(jù)的發(fā)送方向上，將發(fā)送的數(shù)據(jù)復制N份后，使其順序傳輸進入傳輸通道；
本發(fā)明優(yōu)選實施方式中，設(shè)定一維護指針，當前數(shù)據(jù)被復制N份后，所述維護指針指向當前數(shù)據(jù)和下一個數(shù)據(jù)的分界點；進一步的，在檢測到所述維護指針出現(xiàn)時，輸出發(fā)送端有效數(shù)據(jù)指示命令，表示當前數(shù)據(jù)復制完成，并提示可以繼續(xù)復制下一個數(shù)