一種基于fpga的視頻同步切換系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及信號(hào)處理領(lǐng)域，更具體的，涉及一種基于FPGA的視頻同步切換系統(tǒng)及方法。
【背景技術(shù)】
[0002]隨著視頻領(lǐng)域的迅速拓展，視頻格式越來越多，分辨率越來越大，用戶對(duì)視頻的清晰度要求越來越高，而對(duì)視頻的切換需求領(lǐng)域也越來越廣泛。
[0003]目前許多視頻切換都是基于模擬器件的方式，實(shí)現(xiàn)方式非常不靈活，而且集成度也不高。組合邏輯的切換方式則會(huì)導(dǎo)致視頻通道延時(shí)過大，不能有效支持高分辨率高數(shù)據(jù)速率的視頻格式，從而降低了圖像質(zhì)量，特別是高清視頻，其切換后的視頻質(zhì)量被大大降低。而專業(yè)的切換芯片又不夠靈活，只能適應(yīng)特定方式的視頻切換模式，不能支持后續(xù)的升級(jí)。
[0004]有鑒于此，本發(fā)明的目的在于提供一種新的技術(shù)方案以解決現(xiàn)存的技術(shù)問題。

【發(fā)明內(nèi)容】

[0005]本發(fā)明為了克服上述現(xiàn)有技術(shù)中至少一種缺陷或不足，提供一種基于FPGA的視頻同步切換系統(tǒng)及方法，無需外掛視頻信號(hào)緩沖器，只需內(nèi)部少量的FIFO單元做信號(hào)的隔離存儲(chǔ)，支持多路視頻任意同步切換，同時(shí)支持多種高分辨率視頻的切換，集成度高，方式靈活。
[0006]為達(dá)到上述有益效果，本發(fā)明的技術(shù)方案如下:
一種基于FPGA的視頻同步切換系統(tǒng)，包括AD轉(zhuǎn)換模塊，其將輸入的模擬視頻信號(hào)轉(zhuǎn)換為數(shù)字視頻信號(hào)；分辨率檢測(cè)模塊，其對(duì)數(shù)字視頻信號(hào)進(jìn)行采樣，輸出相關(guān)采樣參數(shù)；中央處理器，其根據(jù)相關(guān)采樣參數(shù)調(diào)節(jié)AD轉(zhuǎn)換模塊輸出相應(yīng)的數(shù)字視頻信號(hào)，接收并傳輸外部的切換參數(shù)；CPU接口模塊，其用于連接中央處理器和FPGA內(nèi)部存儲(chǔ)單元；第一信號(hào)同步模塊，其對(duì)多路數(shù)字視頻信號(hào)進(jìn)行多級(jí)同步；同步邏輯切換模塊，其根據(jù)切換參數(shù)將同步后的多路數(shù)字視頻信號(hào)進(jìn)行切換輸出；DA轉(zhuǎn)換模塊，其將切換輸出的數(shù)字視頻信號(hào)轉(zhuǎn)換為模擬視頻信號(hào)；時(shí)鐘處理模塊，其將輸入的時(shí)鐘信號(hào)進(jìn)行倍頻，輸出高速檢測(cè)時(shí)鐘信號(hào)至分辨率檢測(cè)模塊。
[0007]進(jìn)一步，所述同步邏輯切換模塊包括時(shí)鐘切換模塊和視頻切換模塊；所述時(shí)鐘切換模塊將同步后的多路數(shù)字視頻信號(hào)中的像素時(shí)鐘進(jìn)行切換輸出至視頻信號(hào)切換模塊和DA轉(zhuǎn)換模塊，并根據(jù)切換參數(shù)輸出多路復(fù)位信號(hào)至視頻信號(hào)切換模塊；所述視頻切換模塊將同步后的多路數(shù)字視頻信號(hào)緩沖存儲(chǔ)，并根據(jù)切換參數(shù)選擇輸出數(shù)字視頻信號(hào)至DA轉(zhuǎn)換模塊。
[0008]進(jìn)一步，所述時(shí)鐘切換模塊包括復(fù)位信號(hào)模塊、切換選擇模塊、全局緩沖模塊和ODDR模塊；所述復(fù)位信號(hào)模塊根據(jù)切換參數(shù)生成多路復(fù)位信號(hào)輸出至視頻信號(hào)切換模塊；所述切換選擇模塊對(duì)像素時(shí)鐘進(jìn)行切換選擇輸出至所述全局緩沖模塊；所述全局緩沖模塊將像素時(shí)鐘信號(hào)輸出至全局時(shí)鐘網(wǎng)絡(luò)和ODDR模塊；所述ODDR模塊輸出像素時(shí)鐘至DA轉(zhuǎn)換模塊。
[0009]進(jìn)一步，所述視頻切換模塊包括視頻信號(hào)存儲(chǔ)模塊、同步選擇模塊和第二信號(hào)同步模塊；所述視頻信號(hào)存儲(chǔ)模塊將同步后的多路數(shù)字視頻信號(hào)進(jìn)行緩沖存儲(chǔ)，并根據(jù)多路復(fù)位信號(hào)對(duì)相應(yīng)的存儲(chǔ)模塊進(jìn)行復(fù)位；所述同步選擇模塊根據(jù)切換參數(shù)選擇相應(yīng)的緩沖存儲(chǔ)器中的數(shù)據(jù)進(jìn)行輸出；所述第二信號(hào)同步模塊對(duì)選擇輸出的數(shù)據(jù)進(jìn)行多級(jí)同步后輸出至DA轉(zhuǎn)換模塊。
[0010]進(jìn)一步，所述緩沖存儲(chǔ)采用FPGA內(nèi)部FIFO緩沖隔離存儲(chǔ)單元。
[0011]一種基于FPGA的視頻同步切換方法，包括以下步驟:
501.將輸入的模擬視頻信號(hào)轉(zhuǎn)換為數(shù)字視頻信號(hào)；將輸入的時(shí)鐘信號(hào)進(jìn)行倍頻，獲取高速檢測(cè)時(shí)鐘信號(hào)；
502.用高速檢測(cè)時(shí)鐘信號(hào)對(duì)數(shù)字視頻信號(hào)進(jìn)行采樣，獲取相關(guān)采樣參數(shù)，同時(shí)對(duì)多路數(shù)字視頻信號(hào)進(jìn)行多級(jí)同步；
503.根據(jù)相關(guān)采樣參數(shù)調(diào)節(jié)輸出相應(yīng)的數(shù)字視頻信號(hào)，并接收外部的切換參數(shù)；
504.根據(jù)切換參數(shù)將同步后的多路數(shù)字視頻信號(hào)進(jìn)行切換輸出；
505.將切換輸出的數(shù)字視頻信號(hào)轉(zhuǎn)換為模擬視頻信號(hào)。
[0012]進(jìn)一步，所述步驟S04之前還包括步驟A.獲取同步后的多路數(shù)字視頻信號(hào)中的像素時(shí)鐘，根據(jù)切換參數(shù)獲取多路復(fù)位信號(hào)將同步后的多路數(shù)字視頻信號(hào)緩沖存儲(chǔ)。
[0013]具體的，所述步驟S04包括:
5401.根據(jù)多路復(fù)位信號(hào)對(duì)相應(yīng)的存儲(chǔ)地址進(jìn)行復(fù)位；
5402.根據(jù)切換參數(shù)選擇相應(yīng)存儲(chǔ)地址的數(shù)據(jù)；
5403.對(duì)選擇的數(shù)據(jù)進(jìn)行多級(jí)同步后輸出。
[0014]進(jìn)一步，所述步驟B緩沖存儲(chǔ)為FIFO緩沖隔離存儲(chǔ)。
[0015]本發(fā)明的有益效果:本發(fā)明將基于FPGA同步時(shí)序邏輯的方式來實(shí)現(xiàn)多路視頻源到多路視頻輸出的任意同步切換，內(nèi)部視頻圖像傳輸過程中無壓縮和變換，電路簡(jiǎn)單，集成度高，無需外部存儲(chǔ)器，在保證了圖像質(zhì)量的情況下支持多種分辨率視頻的切換，解決了FPGA組合邏輯切換方式導(dǎo)致的圖像線路延伸過大而導(dǎo)致的圖像質(zhì)量的降低，以及模擬器件切換方式導(dǎo)致的器件集成度不高和不靈活的弊端。
[0016]附圖
圖1為本發(fā)明一種基于FPGA的視頻同步切換系統(tǒng)的原理框圖；
圖2為本發(fā)明一種基于FPGA的視頻同步切換系統(tǒng)更具體的原理圖；
圖3為時(shí)鐘切換模塊的原理圖；
圖4為視頻切換模塊的原理圖；
圖5為本發(fā)明一種基于FPGA的視頻同步切換方法的步驟流程圖；
圖6為步驟S04的流程圖；
圖7為本發(fā)明一具體實(shí)施例的原理圖；
圖8為本發(fā)明另一具體實(shí)施例的原理框圖；
圖9為另一具體實(shí)施例的一路視頻輸出的同步邏輯切換模塊原理框圖。
【具體實(shí)施方式】
[0017]下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明的技術(shù)方案作進(jìn)一步說明，但本發(fā)明不受所述具體實(shí)施例所限。
[0018]對(duì)于本領(lǐng)域技術(shù)人員來說附圖中某些公知結(jié)構(gòu)及其說明可能省略是可以理解的。
[0019]如圖1所示的本發(fā)明一種基于FPGA的視頻同步切換系統(tǒng)的原理框圖，包括AD轉(zhuǎn)換模塊，其將輸入的模擬視頻信號(hào)轉(zhuǎn)換為數(shù)字視頻信號(hào)；分辨率檢測(cè)模塊，其對(duì)數(shù)字視頻信號(hào)進(jìn)行采樣，輸出相關(guān)采樣參數(shù)；中央處理器，其根據(jù)相關(guān)采樣參數(shù)調(diào)節(jié)AD轉(zhuǎn)換模塊輸出相應(yīng)的數(shù)字視頻信號(hào)，接收并傳輸外部的切換參數(shù)；CPU接口模塊，其用于連接中央處理器和FPGA內(nèi)部存儲(chǔ)單元；第一信號(hào)同步模塊，其對(duì)多路數(shù)字視頻信號(hào)進(jìn)行多級(jí)同步；同步邏輯切換模塊，其根據(jù)切換參數(shù)將同步后的多路數(shù)字視頻信號(hào)進(jìn)行切換輸出；DA轉(zhuǎn)換模塊，其將切換輸出的數(shù)字視頻信號(hào)轉(zhuǎn)換為模擬視頻信號(hào)；時(shí)鐘處理模塊，其將輸入的時(shí)鐘信號(hào)進(jìn)行倍頻，輸出高速檢測(cè)時(shí)鐘信號(hào)至分辨率檢測(cè)模塊。
[0020]進(jìn)一步作為本發(fā)明優(yōu)選的實(shí)施方式，如圖2所示的本發(fā)明一種基于FPGA的視頻同步切換系統(tǒng)更具體的原理圖，所述同步邏輯切換模塊包括時(shí)鐘切換模塊和視頻切換模塊；所述時(shí)鐘切換模塊將同步后的多路數(shù)字視頻信號(hào)中的像素時(shí)鐘進(jìn)行切換輸出至視頻信號(hào)切換模塊和DA轉(zhuǎn)換模塊，并根據(jù)切換參數(shù)生成多路復(fù)位信號(hào)至視頻信號(hào)切換模塊；所述視頻切換模塊將同步后的多路數(shù)字視頻信號(hào)緩沖存儲(chǔ)，并根據(jù)切換參數(shù)選擇輸出數(shù)字視頻信號(hào)至DA轉(zhuǎn)換模塊。
[0021]進(jìn)一步，作為優(yōu)選的實(shí)施方式，如圖3所示的時(shí)鐘切換模塊的原理圖，所述時(shí)鐘切換模塊包括復(fù)位信號(hào)模塊、切換選擇模塊、全局緩沖模塊和ODDR模塊；所述復(fù)位信號(hào)模塊根據(jù)切換參數(shù)生成多路復(fù)位信號(hào)至視頻信號(hào)切換模塊；所述切換選擇模塊對(duì)像素時(shí)鐘進(jìn)行切換選擇輸出至所述全局緩沖模塊；所述全局緩沖模塊將像素時(shí)鐘信號(hào)輸出至全局時(shí)鐘網(wǎng)絡(luò)和ODDR模塊；所述ODDR模塊輸出像素時(shí)鐘至DA轉(zhuǎn)換模塊。
[0022]進(jìn)一步作為優(yōu)先的實(shí)施方式，如圖4所示的視頻切換模塊的原理圖，所述視頻切換模塊包括視頻信號(hào)存儲(chǔ)模塊、同步選擇模塊和第二信號(hào)同步模塊；所述視頻信號(hào)存儲(chǔ)模塊將同步后的多路數(shù)字視頻信號(hào)進(jìn)行緩沖存儲(chǔ)，并根據(jù)多路復(fù)位信號(hào)對(duì)相應(yīng)的存儲(chǔ)模塊進(jìn)行復(fù)位；所述同步選擇模塊根據(jù)切換參數(shù)選擇相應(yīng)的緩沖存儲(chǔ)器中的數(shù)據(jù)進(jìn)行輸出；所述第二信號(hào)同步模塊對(duì)選擇輸出的數(shù)據(jù)進(jìn)行多級(jí)同步后輸出至DA轉(zhuǎn)換模塊。
[0023]進(jìn)一步作為優(yōu)選的實(shí)施方式，本發(fā)明所述緩沖存儲(chǔ)采用FPGA內(nèi)部FIFO緩沖隔離存儲(chǔ)單元。
[0024]如圖5所示的本發(fā)明一種基于FPGA的視頻同步切換方法的步驟流程圖，包括以下步驟:
501.將輸入的模擬視頻信號(hào)轉(zhuǎn)換為數(shù)字視頻信號(hào)；將輸入的時(shí)鐘信號(hào)進(jìn)行倍頻，獲取高速檢測(cè)時(shí)鐘信號(hào)；
502.用高速檢測(cè)時(shí)鐘信號(hào)對(duì)數(shù)字視頻信號(hào)進(jìn)行采樣，獲取相關(guān)采樣參數(shù)，同時(shí)對(duì)多路數(shù)字視頻信號(hào)進(jìn)行多級(jí)同步；
503.根據(jù)相關(guān)采樣參數(shù)調(diào)節(jié)輸出相應(yīng)的數(shù)字視頻信號(hào)，并接收外部的切換參數(shù)；
504.根據(jù)切換參數(shù)將同步后的多路數(shù)字視頻信號(hào)進(jìn)行切換輸出；
進(jìn)一步作為優(yōu)先的實(shí)施方式，所述步驟S04之前還包括步驟A.獲取同步后的多路數(shù)字視頻信號(hào)中的像素時(shí)鐘，根據(jù)切換參數(shù)獲取多路復(fù)位信號(hào)；B.將同步后的多路數(shù)字視頻信號(hào)緩沖存儲(chǔ)。
[0025]具體的，如圖6所示的步驟S04的流程圖，包括:
5401.根據(jù)多路復(fù)位信號(hào)對(duì)相應(yīng)的存儲(chǔ)地址進(jìn)行復(fù)位；
5402.根據(jù)切換參數(shù)選擇相應(yīng)存儲(chǔ)地址的數(shù)據(jù)；
5403.對(duì)選擇的數(shù)據(jù)進(jìn)行多級(jí)同步后輸出。
[0026]S05.將切換輸出的數(shù)字視頻信號(hào)轉(zhuǎn)換為模擬視頻信號(hào)。
[0027]進(jìn)一步作為優(yōu)先的實(shí)施方式，所述步驟B緩沖存儲(chǔ)為FIFO緩沖隔離存儲(chǔ)。
[0028]實(shí)施例1
如圖7所示的本發(fā)明一具體實(shí)施例的原理圖，多路模擬視頻信號(hào)經(jīng)AD轉(zhuǎn)換模塊轉(zhuǎn)換為多路數(shù)字視頻信號(hào)，分辨率檢測(cè)模塊用時(shí)鐘處理模塊產(chǎn)生的高速檢測(cè)時(shí)鐘對(duì)AD轉(zhuǎn)換模塊輸出的多路數(shù)字視頻信號(hào)進(jìn)行采樣，并將采集到的相關(guān)參數(shù)通過CPU接口模塊提交中央處理器，中央處理器根據(jù)相對(duì)應(yīng)的參數(shù)對(duì)AD轉(zhuǎn)換模塊進(jìn)行相關(guān)設(shè)置，接收并傳輸外部的切換指參數(shù)。
[0029]第一信號(hào)同步模塊通過在信號(hào)傳輸?shù)穆窂缴喜迦攵嗉?jí)寄存器對(duì)多路數(shù)字視頻信號(hào)進(jìn)行多級(jí)同步，減少寄存器之間的線路延遲，提高系