一種應(yīng)用于無(wú)線傳感器網(wǎng)絡(luò)的時(shí)鐘同步精簡(jiǎn)信息交互方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及無(wú)線傳感器網(wǎng)絡(luò)中的時(shí)鐘同步技術(shù)領(lǐng)域，特別涉及一種應(yīng)用于無(wú)線傳感器網(wǎng)絡(luò)的時(shí)鐘同步精簡(jiǎn)信息交互方法。
【背景技術(shù)】
[0002]精確時(shí)鐘同步技術(shù)被廣泛應(yīng)用于智能電網(wǎng)等分布式設(shè)備間、分布式監(jiān)測(cè)與控制系統(tǒng)等越來(lái)越多的技術(shù)領(lǐng)域中，成為人們關(guān)注與研究的焦點(diǎn)。
[0003]目前的時(shí)鐘同步技術(shù)，通常分為有線和無(wú)線兩種。有線時(shí)鐘同步技術(shù)是傳統(tǒng)的時(shí)鐘同步技術(shù)，采用IEEE1588精確時(shí)鐘同步協(xié)議，如圖1所示，精確性好，計(jì)算公式簡(jiǎn)單，但因?yàn)槭艿骄€路鋪設(shè)、維護(hù)困難、布點(diǎn)不靈活等因素的限制，在許多應(yīng)用場(chǎng)景下，正逐漸被無(wú)線技術(shù)所替代。
[0004]目前無(wú)線傳感器網(wǎng)絡(luò)時(shí)鐘同步技術(shù)，通常采用將IEEE1588精確時(shí)鐘同步協(xié)議直接應(yīng)用于IEEE802.15.4無(wú)線傳感器網(wǎng)絡(luò)標(biāo)準(zhǔn)下的協(xié)議棧，參考時(shí)鐘終端與同步終端之間利用現(xiàn)有協(xié)議棧的發(fā)送接收模式進(jìn)行同步信息傳遞，如圖2所示，但是該方法十分復(fù)雜，需要接收和發(fā)送多個(gè)信息來(lái)實(shí)現(xiàn)時(shí)鐘同步兩個(gè)設(shè)備間的路徑時(shí)延與時(shí)鐘偏差的計(jì)算，增加了無(wú)線網(wǎng)絡(luò)的系統(tǒng)消息開(kāi)銷，延長(zhǎng)了同步時(shí)間，另外，考慮到無(wú)線傳感器網(wǎng)絡(luò)自身的特殊性，在傳輸信道中存在隨機(jī)干擾或者突發(fā)性干擾時(shí)，容易造成同步信息丟失，而傳統(tǒng)方法只要其中一個(gè)信號(hào)丟失或者錯(cuò)誤，即會(huì)直接導(dǎo)致時(shí)鐘同步失敗，需要等待重新發(fā)送下一個(gè)同步信息，這將造成同步時(shí)間的進(jìn)一步延長(zhǎng)，進(jìn)一步加大了無(wú)線網(wǎng)絡(luò)系統(tǒng)的消息傳輸開(kāi)銷，影響時(shí)鐘同步精度。

【發(fā)明內(nèi)容】

[0005]針對(duì)現(xiàn)有無(wú)線傳感器網(wǎng)絡(luò)時(shí)鐘同步技術(shù)同步時(shí)延不確定性、系統(tǒng)消息開(kāi)銷大等問(wèn)題，本發(fā)明實(shí)施例的目的是提供一種同步時(shí)延小、同步消息開(kāi)銷小的應(yīng)用于無(wú)線傳感器網(wǎng)絡(luò)的時(shí)鐘同步精簡(jiǎn)信息交互方法，結(jié)合IEEE1588精確時(shí)鐘同步協(xié)議和IEEE802.15.4無(wú)線傳感器網(wǎng)絡(luò)協(xié)議，每一次時(shí)間同步過(guò)程中至少省略2條信息發(fā)送及接收周期，可應(yīng)用于智能電網(wǎng)等分布式設(shè)備間、分布式監(jiān)測(cè)與控制系統(tǒng)的同步時(shí)鐘建立與守時(shí)。
[0006]為了達(dá)到上述目的，本發(fā)明實(shí)施例提供如下技術(shù)方案:
[0007]—種應(yīng)用于無(wú)線傳感器網(wǎng)絡(luò)的時(shí)鐘同步精簡(jiǎn)信息交互方法，其特征在于，包括以下步驟:
[0008]Ql:簇頭側(cè)的時(shí)鐘是主時(shí)鐘，具有參考時(shí)鐘的作用，簇頭側(cè)的主控單元確定要進(jìn)行時(shí)鐘同步的節(jié)點(diǎn)序號(hào)，并向該節(jié)點(diǎn)側(cè)發(fā)送同步報(bào)文信號(hào)，并由FPGA記錄同步報(bào)文信號(hào)發(fā)送的時(shí)間戳tl ；
[0009]Q2:節(jié)點(diǎn)側(cè)時(shí)鐘需要與簇頭側(cè)進(jìn)行時(shí)鐘校準(zhǔn),節(jié)點(diǎn)側(cè)的主控單元接收到同步報(bào)文信號(hào)，并由FPGA記錄下接收同步報(bào)文信號(hào)的時(shí)間戳t2 ；
[0010]同時(shí)，按照IEEE802.15.4協(xié)議規(guī)范，節(jié)點(diǎn)在成功接收?qǐng)?bào)文信號(hào)后，向簇頭側(cè)發(fā)送接收確認(rèn)報(bào)文信號(hào)，并由FPGA記錄確認(rèn)報(bào)文信號(hào)的發(fā)送時(shí)間戳t3 ；
[0011]Q3:簇頭側(cè)接收到來(lái)自節(jié)點(diǎn)側(cè)的接收確認(rèn)報(bào)文信號(hào)，并由FPGA記錄該報(bào)文信號(hào)的接收時(shí)間戳t4 ；
[0012]Q4:簇頭側(cè)的主控單元將所記錄的同步報(bào)文信號(hào)的發(fā)送時(shí)間戳tl和來(lái)自節(jié)點(diǎn)側(cè)的確認(rèn)報(bào)文信號(hào)的接收時(shí)間戳t4組合成數(shù)據(jù)包，發(fā)送到節(jié)點(diǎn)側(cè)；
[0013]Q5:節(jié)點(diǎn)側(cè)的主控單元接收到數(shù)據(jù)包，發(fā)送確認(rèn)報(bào)文信號(hào)給簇頭側(cè)，同時(shí)根據(jù)節(jié)點(diǎn)側(cè)記錄的同步報(bào)文信號(hào)的接收時(shí)間戳t2和確認(rèn)報(bào)文信號(hào)的發(fā)送時(shí)間戳t3，以及從數(shù)據(jù)包中解析出的tl和t4，直接計(jì)算簇頭側(cè)與節(jié)點(diǎn)側(cè)間的路徑時(shí)延與簇頭節(jié)點(diǎn)間的時(shí)鐘偏差Offset，進(jìn)行本地時(shí)鐘校準(zhǔn)，其具體的計(jì)算方法為:
[0014]t2~tx = Delay+Offset
[0015]t4_t3 = Delay-Offset
[0016]Delay =+ (t4-t3) /2
[0017]Offset = (?2-?!) - (t4-t3) /2
[0018]Q6:簇頭側(cè)、節(jié)點(diǎn)側(cè)按照步驟Q1-Q5每進(jìn)行一次時(shí)間同步的完整有效信號(hào)的形式為:長(zhǎng)脈沖、脈沖寬度為Tl，脈沖間隔、寬度為T2，短脈沖、脈沖寬度為T3的形式，其中Tl、T3的值在同步過(guò)程中保持不變，以符合IEEE802.15.4協(xié)議規(guī)范；
[0019]Q7:在上述步驟Q1-Q4過(guò)程中，無(wú)線傳感器射頻電路提供了發(fā)送接收數(shù)據(jù)的信號(hào)指示，可以作為發(fā)送接收時(shí)間戳指示信號(hào)使用，與射頻電路指示信號(hào)相連接的FPGA每當(dāng)檢測(cè)到信號(hào)上升沿，即在寄存器Rl中記錄第一個(gè)上升沿對(duì)應(yīng)的時(shí)鐘值，在寄存器R2中記錄隨后的第二個(gè)上升沿的時(shí)鐘值；
[0020]Q8:在上述步驟Q1-Q4過(guò)程中，時(shí)間戳的獲取方法為:與同步或確認(rèn)報(bào)文信號(hào)相連接的FPGA用固定信號(hào)與時(shí)間戳指示信號(hào)進(jìn)行相關(guān)操作，具體操作按照如下公式進(jìn)行:
[0021]R(η)= (1/Ν) Σ [x(m)y (m+n)]，
[0022]其中m從0到N-1變化；R(n)為相關(guān)值，x(m),m=0-N-l,表示本地預(yù)設(shè)信號(hào)；y(m)指示信號(hào)波形；
[0023]設(shè)定相關(guān)檢測(cè)門限值RTH，當(dāng)計(jì)算所得的R(n)大于等于所設(shè)定門限值RTH時(shí)，
[0024]Q7中寄存器Rl和R2中記錄的時(shí)鐘值即為相應(yīng)的時(shí)間戳，對(duì)于簇頭側(cè)，Rl中存儲(chǔ)的是tl，R2中存儲(chǔ)的是t4 ;對(duì)于節(jié)點(diǎn)側(cè)，Rl中存儲(chǔ)的是t2，R2中存儲(chǔ)的是t3 ；
[0025]Q9:節(jié)點(diǎn)側(cè)主控單元利用步驟Q5中計(jì)算的時(shí)鐘偏差Offset，可以進(jìn)行實(shí)時(shí)調(diào)整節(jié)點(diǎn)本地時(shí)鐘，具體調(diào)整方法為:Clock新=clock原+offset。
[0026]本發(fā)明實(shí)施例提供的一種應(yīng)用于無(wú)線傳感器網(wǎng)絡(luò)的時(shí)鐘同步精簡(jiǎn)信息交互方法，方法簡(jiǎn)單，極大的降低了同步消息開(kāi)銷，減少了出錯(cuò)的可能性，并且精簡(jiǎn)了計(jì)算周期，便于實(shí)現(xiàn)的同時(shí)，結(jié)合IEEE1588精確時(shí)鐘同步協(xié)議和IEEE802.15.4無(wú)線傳感器網(wǎng)絡(luò)協(xié)議，每一次時(shí)間同步過(guò)程中至少省略2個(gè)同步消息發(fā)送及接收，可靠性高，提高了工作效率。
【附圖說(shuō)明】
[0027]為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0028]圖1為現(xiàn)有技術(shù)中IEEE1588精確時(shí)鐘同步協(xié)議的在一個(gè)同步周期內(nèi)的同步信息交互示意圖。
[0029]圖2為現(xiàn)有技術(shù)中IEEE802.15.4無(wú)線傳感器網(wǎng)絡(luò)標(biāo)準(zhǔn)方法的在一個(gè)同步周期內(nèi)的同步信息交互示意圖。
[0030]圖3為本發(fā)明實(shí)施例1提供的一種應(yīng)用于無(wú)線傳感器網(wǎng)絡(luò)的時(shí)鐘同步精簡(jiǎn)信息交互方法的在一個(gè)同步周期內(nèi)的同步信息交互示意圖。
[0031]圖4為本發(fā)明實(shí)施例1提供的一種應(yīng)用于無(wú)線傳感器網(wǎng)絡(luò)的時(shí)鐘同步精簡(jiǎn)信息交互方法的系統(tǒng)結(jié)構(gòu)示意圖。
[0032]圖5為本發(fā)明實(shí)施例2提供的一種應(yīng)用于無(wú)線傳感器網(wǎng)絡(luò)的時(shí)鐘同步精簡(jiǎn)信息交互方法的當(dāng)進(jìn)行多個(gè)節(jié)點(diǎn)側(cè)時(shí)的同步信息交互示意圖。
[0033]圖6為本發(fā)明實(shí)施例提供的一種應(yīng)用于無(wú)線傳感器網(wǎng)絡(luò)的時(shí)鐘同步精簡(jiǎn)信息交互方法的簇頭側(cè)、節(jié)點(diǎn)側(cè)按照步驟Q1-Q5每進(jìn)行一次時(shí)間同步的完整有效信號(hào)的曲線示意圖。
[0034]圖7為一種應(yīng)用于無(wú)線傳感器網(wǎng)絡(luò)的時(shí)鐘同步精簡(jiǎn)信息交互方法的實(shí)驗(yàn)的簇頭側(cè)與節(jié)點(diǎn)側(cè)進(jìn)行同步系統(tǒng)試驗(yàn)的最終結(jié)果的數(shù)據(jù)示意圖。
【具體實(shí)施方式】
[0035]下面將結(jié)合本發(fā)明的附圖，對(duì)本發(fā)明的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0036]圖1為IEEE1588精確時(shí)鐘同步協(xié)議的在一個(gè)同步周期內(nèi)的同步信息交互示意圖，圖2為IEEE802.15.4無(wú)線傳感器網(wǎng)絡(luò)標(biāo)準(zhǔn)方法的在一個(gè)同步周期內(nèi)的同步信息交互示意圖，圖3、圖5為本發(fā)明實(shí)施例提供的在一個(gè)同步周期內(nèi)的同步信息交互示意圖，由圖對(duì)比可看出，本發(fā)明實(shí)施例提供的同步信息交互方法更為簡(jiǎn)單實(shí)用，可靠性也在本處進(jìn)行詳細(xì)闡述。
[0037]實(shí)施例1
[0038]本申請(qǐng)文件中，簇頭側(cè)是主時(shí)鐘，具有參考時(shí)鐘的作用，節(jié)點(diǎn)側(cè)可以有多個(gè)，圖3為I個(gè)待同步節(jié)點(diǎn)、圖5為多個(gè)待同步節(jié)點(diǎn)的同步信息交互方法，節(jié)點(diǎn)側(cè)時(shí)鐘穩(wěn)定度差，需要與簇頭側(cè)進(jìn)行時(shí)鐘校準(zhǔn)。實(shí)際應(yīng)用中，通常是一個(gè)簇頭側(cè)要和多個(gè)節(jié)點(diǎn)進(jìn)行時(shí)鐘同步，簇頭為每一個(gè)節(jié)點(diǎn)分配一個(gè)時(shí)鐘同步時(shí)間段，在此時(shí)間段內(nèi)完成一個(gè)同步周期任務(wù)。
[0039]如圖3-4所示，下面具體闡述本申請(qǐng)?zhí)峒暗?br/>【發(fā)明內(nèi)容】
是如何完成一個(gè)完整的工作周期的，一個(gè)簇頭側(cè)和一個(gè)節(jié)點(diǎn)時(shí)鐘同步的方法流程，在一個(gè)同步周期內(nèi)的時(shí)鐘同步過(guò)程為例進(jìn)行說(shuō)明，該方法包括:
[0040]步驟一:簇頭側(cè)的主控單元確定進(jìn)行時(shí)鐘同步校準(zhǔn)的節(jié)點(diǎn)序號(hào)，并向其發(fā)送同步報(bào)文信號(hào)；
[0041]步驟二:節(jié)點(diǎn)側(cè)成功接收到簇頭側(cè)發(fā)來(lái)的同步報(bào)文信號(hào)，并反饋確認(rèn)消息給簇頭側(cè)(ACK消息)；
[0042]步驟三:在步驟一和步驟二過(guò)程中，簇頭側(cè)的FPGA模塊，檢測(cè)簇頭射頻電路的發(fā)送接收指示信號(hào)，記錄上升沿到達(dá)時(shí)間，并將時(shí)間記錄到移位寄存器Rl和R2中；
[0043]步驟四:在步驟一和步驟二兩個(gè)步驟中，簇頭側(cè)的FPGA模塊將檢測(cè)到的射頻電路發(fā)送接收指示信號(hào)波形，與預(yù)設(shè)信號(hào)波形進(jìn)行對(duì)比，并計(jì)算波形相似度；
[0044]對(duì)比方法選用相關(guān)檢測(cè)的方法，按照下述公式進(jìn)行，并得到相關(guān)值:
[0045]R (η) = (1/Ν) Σ [x (m) y (m+n)]
[0046]其中m從O到N-1變化
[0047]R(η)為相關(guān)值，X (m), m=0-N-l,表示本地預(yù)設(shè)信號(hào)；y (m)指示信號(hào)波形；
[0048]步驟五:簇頭側(cè)將步驟四計(jì)算的相似度與預(yù)設(shè)門限G進(jìn)行對(duì)比，當(dāng)相似度大于門限G，則認(rèn)定為發(fā)生了步驟一、步驟二這樣的同步過(guò)程；如果相似度小于門限，則認(rèn)為未進(jìn)行同步；
[0049]步驟六:簇頭側(cè)按照步驟五認(rèn)定發(fā)生了成功的簇頭與節(jié)點(diǎn)同步信息傳遞時(shí)，F(xiàn)PGA將步驟三中的寄存器Rl和R2中的時(shí)間值存儲(chǔ)到寄存器R3、R4中，對(duì)應(yīng)tl和t4 ；
[0050]步驟七:在步驟一和步驟二中，節(jié)點(diǎn)板FPGA模塊檢測(cè)簇頭射頻電路的發(fā)送接收指示信號(hào)，并記錄上升沿到達(dá)時(shí)間，并將時(shí)間記錄到移位寄存器R5和R6中；