一種適用于ds-1幀接收側(cè)解析的方法
【技術領域】
[0001] 本發(fā)明屬于PDH通信領域，具體涉及DS-1幀接收側(cè)解析方法，以及實現(xiàn)同樣功能 的芯片、UE、儀器等。
【背景技術】
[0002]DS-1傳輸系統(tǒng)為早期TOH通信系統(tǒng)，它把24路數(shù)字語音信道按時分多路的原理復 合在一條1. 544Mb/s的高速信道上。復合的幀格式由ITU-TG. 704標準定義。它包含24 個DS0(64kbps)時隙，編號從1到24,每個時隙8bit，共192bit位。DS-1幀基本幀還包括 一個F比特位（framingbit)，作為幀同步位，表示當前幀結(jié)束和下一幀的開始。因此一個 完整的DS-1幀包含1個幀同步位和24個時隙共193比特，且該碼流為串行碼流，上一幀與 下一幀緊密相連沒有空隙，如圖4所示。DS-1幀解析依靠DS復幀解析出幀同步序列，從而 定位出幀同步位。
[0003]ITU-TG. 704標準定義了兩種DS-1幀復接方式，分別為SF幀和ESF幀。
[0004]SF幀格式如表一：
[0005]表一
[0006]
[0007]ESF幀格式如表二：
[0008]表二
[0009]
[0010]DS-1接收側(cè)解析方法即在一組串行序列中，按照ITU-TG. 704規(guī)定的復幀格式提 取出F比特序列，從而定位DS-1幀。簡言之，如果能提取出其中的24個F比特滿足ITU-T G. 704規(guī)定的復幀序列，則認為可以定位DS-1幀。依據(jù)ITU-TG. 704，SF幀的24位F比特序 列為：1000_1101_1100_1000_1101_1100,ESF幀 24 位比特序列為：xxxO_xxxO_xxxl_xxxO_ xxxl_xxxl，其中x代表任意值。
[0011] 由于DS-1幀僅依靠這1比特用做幀定位，目前現(xiàn)有方案大部分基于遍歷搜索，耗 時較長。

【發(fā)明內(nèi)容】

[0012] 本發(fā)明的目的是解決DS-1接收機中由于采用傳統(tǒng)解幀方法帶來的解析時間較長 的問題，本發(fā)明提供了一種快速解析DS-1幀的方法。
[0013] 本發(fā)明提供的適用于DS-1幀接收側(cè)快速解析方法，包含以下步驟：
[0014] 第1、經(jīng)過線路側(cè)PHY處理后將線路側(cè)的電信號轉(zhuǎn)換為邏輯側(cè)的串行數(shù)字序列，并 傳輸至可編程邏輯陣列（FPGA)。通過可編程邏輯陣列（FPGA)將得到的數(shù)字序列存儲至RAM中，為了達到快速檢索DS-1幀的目的，對RAM做如下處理：
[0015] 第1. 1，設置RAM為地址總線位寬為13比特。
[0016] 第1. 2,高5比特作為各個基本幀存儲的基地址，按照ITU-T標準規(guī)定，DS-1復幀 最高為24幀，因此選取5比特作為基本幀的基地址，滿足：
[0017] 25>24。
[0018] 第1. 3,低8比特作為基本幀各個bit的存儲地址，按照ITU-T標準規(guī)定，DS-1基 本幀為193比特，滿足：
[0019] 28>193〇
[0020] 操作方式如下，設置一個計數(shù)器，地址的低8比特每個時鐘周期自加，計數(shù)器計至 193時歸零，即一個完整的DS-1幀時歸零。而同時高5比特加1，以此類推。依靠這樣的存 儲方式，得到了一個類似于矩陣的存儲陣列。矩陣的每一列即為一個DS-1基本幀，而矩陣 的每一行則為不同的DS-1幀相同位置的比特的組合。通過對RAM地址的控制，按照矩陣的 行讀取RAM。操作方式如下：設置一個計數(shù)器，在讀取RAM時，地址的高5位自加，低8位保 持不變，當計數(shù)器計至24時，則表示讀取了一行。如果讀取矩陣的下一行，則控制RAM地址 的低8位加1即可。
[0021] 第2,通過對RAM進行并行遍歷搜索，得到DS-1幀的X，Y坐標；
[0022] 并行遍歷搜索方法是將由第1步得到的193行的RAM劃分為5個區(qū)間，由5個搜 索引擎并行搜索復合DS-1幀的特征序列，以達到縮短搜索時間的目的，并最終在矩陣中找 到復合標準的序列。
[0023] 通過FPGA搭建序列搜索電路，搜索方法如下：
[0024] 第2. 1，按行讀取RAM，如果得到的24比特值與ITU-T標準定義的序列匹配，則保 留當前位置；如果與ITU-T標準定義的序列不匹配，則對讀取的24比特值進行移位操作。 如果移位24次后仍然沒有匹配成功，則讀取下一行數(shù)據(jù)，如此反復，直至遍歷全部193行數(shù) 據(jù)。
[0025] 第2. 2,為了加速檢測過程，采用并行搜索方式。依據(jù)上述檢測原理，極限情況下需 要匹配193x24 = 4632次，為了在短時間內(nèi)匹配成功，將193行數(shù)據(jù)劃分為5個搜索區(qū)間， 各個區(qū)間并行搜索，如果搜索匹配成功，則保留當前的行位置（Y軸位置），列位置（X軸位 置），對后續(xù)的DS-1復幀進行重復確認操作，以防止隨機的承載業(yè)務數(shù)據(jù)恰巧與標準定義 的序列相同。如果后續(xù)復幀在同一位置仍然匹配成功，則認為DS-1復幀檢測成功。重復確 認的次數(shù)可依據(jù)不同的負載碼型進行不同的設置，直到找到一個準確的行位置和列位置。
[0026] 第3,利用得到的X，Y坐標提取出DS-1幀序列。由于DS-1幀的傳輸形式是連續(xù)且 首尾相接的，因此在第1步中寫入RAM的起始點是隨機選取的，系統(tǒng)并不知道隨機選取的起 始點與DS-1幀復幀頭的偏移量。所以這一步的目的即利用第2步中得到的X，Y坐標值得 到寫入RAM的起始點與DS-1幀復幀頭的偏移量。具體操作過程為：
[0027] 3. 1在FPGA中設置一個計數(shù)器，當?shù)谝淮螌懭隦AM的時候該計數(shù)器歸零，而后每寫 入1比特該計數(shù)器加1，直到寫入193比特，也就是一個DS-1幀幀長時該計數(shù)器清零，如此 往復。該計數(shù)器的目的是記錄隨機選取的起始點的相對位置。
[0028] 3. 2在第2步中得到了矩陣X，Y的坐標值。由我們之前的定義，X表示矩陣的行 數(shù)，該行數(shù)與第一行的距離代表隨機選取的起始點與復幀的起始點在一個DS-1幀內(nèi)的偏 移量，該值小于193 ;Y表示矩陣的列數(shù)，該列數(shù)與第一列的距離代表隨機選取的起始點與 復幀的起始點相距的DS-1幀的個數(shù)，該值小于24;由上可知：DS-1復幀的起始位置距離寫 入RAM的起始點的位置D為：
[0029] D = YX193+X。
[0030] 本發(fā)明的優(yōu)點和有益效果：
[0031] 本發(fā)明在可編程邏輯陣列（FPGA)中通過矩陣式存儲方式將數(shù)據(jù)存入RAM，采用并 行搜索方法，加速DS-1幀檢測過程。
【附圖說明】：
[0032] 圖1為DS-1幀檢測系統(tǒng)框架示意圖；
[0033] 圖2為DS-1幀檢測的信號流程圖；
[0034] 圖3為RAM矩陣式存儲示意圖；
[0035] 圖4為DS-1幀碼流不意圖；
[0036] 圖5為搜索流程示意圖；
[0037] 圖6為由矩陣坐標點標定DS-1復幀起始點示意圖；
[0038] 圖7與RAM仿真不意圖；
[0039] 圖8讀RAM仿真不意圖；
[0040] 圖9移位匹配仿真示意圖；
[0041] 圖10坐標提取幀頭仿真不意圖。
【具體實施方式】
[0042] 下面結(jié)合附圖和實例，詳細描述本發(fā)明的技術方案。本發(fā)明的所有內(nèi)容均已在 FPGA中實現(xiàn)，F(xiàn)PGA型號為Xilinx的Spartan6系列的XC6SLX45。為了在有限的資源中實 現(xiàn)本發(fā)明的所有細節(jié)，對本發(fā)明的算法在不影響性能的前提下，進行有適當?shù)暮喕?br>[0043] 第1、經(jīng)過PHY得到DS-1幀碼流，碼流速率為1. 544Mhz。FPGA內(nèi)部采用隨路時鐘將 得到的碼流按照矩陣式存儲方法存儲至RAM中，在綜合資源和性能的考慮下，本方案采用 寬度為1，深度為8192的塊RAM作為存儲介質(zhì)。以此線路時鐘即1. 544Mhz時鐘作為RAM的 寫時鐘。一個DS-1復幀由24個DS-1幀組成，而每個DS-1幀由193bit組成，因此在FPGA設 置兩個計數(shù)器，計數(shù)器1計算DS-1單幀中各個bit的個數(shù)，計數(shù)器2計算DS-1幀的個數(shù)。計 數(shù)器1在計至193后歸零，表示已經(jīng)存滿一個DS-1幀，同時計數(shù)器2加1，如此反復直至存滿 24個DS-1幀。FPGA的仿真波形見圖7,寫時鐘為線路時鐘，在寫第一幀時，寫地址高位為0， 低位加1，在寫第二幀時，高5位加1，低位歸零重新自加，圖中地址為16進制表示。最終可 以得到如圖3所示的存儲陣列。該矩陣的列由RAM地址的低8位確定，該矩陣的行由RAM地 址的高5位確定。舉例，圖中Al，1為第一列第一行，地址為13'b0_0000_0000_0000(FPGA 從〇開始計數(shù)），A2, 1為第二行第一列，地址為13'b0_0000