進(jìn)行元幀層處理。
[0187]可選的，如圖13所示，所述裝置還包括:第一配置單元136 ;其中，
[0188]所述第一配置單元136，用于根據(jù)所述數(shù)據(jù)發(fā)送側(cè)芯片接口的類型和/或帶寬的需求配置映射關(guān)系；
[0189]所述第一鏈路映射單元132，具體用于根據(jù)所述映射關(guān)系將所述協(xié)議層處理后的數(shù)據(jù)映射到各物理通道進(jìn)行傳輸。
[0190]可選的，所述第一配置單元136，還用于當(dāng)所述物理通道對應(yīng)的鏈路無法正常傳輸數(shù)據(jù)時(shí)，根據(jù)帶寬的需求和/或鏈路的穩(wěn)定狀況配置線序調(diào)整關(guān)系；
[0191]所述線序調(diào)整單元133，具體用于根據(jù)所述線序調(diào)整關(guān)系，將所述物理通道傳輸?shù)臄?shù)據(jù)調(diào)整到冗余物理通道的鏈路上進(jìn)行傳輸。
[0192]可選的，圖14為本發(fā)明實(shí)施例第一協(xié)議層處理單元的組成結(jié)構(gòu)示意圖，如圖14所示，所述第一協(xié)議層處理單元131，包括:第一封裝子單元141、第一 CRC子單元142、以及第一條帶化子單元143 ;其中，
[0193]所述第一封裝子單元141，用于將所述數(shù)據(jù)進(jìn)行封裝；
[0194]所述第一 CRC子單元142，用于對所述封裝后的數(shù)據(jù)進(jìn)行CRC計(jì)算；
[0195]所述第一條帶化子單元143，用于將所述CRC計(jì)算后的數(shù)據(jù)進(jìn)行條帶化處理。
[0196]可選的，圖15為本發(fā)明實(shí)施例第一元幀層處理單元的組成結(jié)構(gòu)示意圖，如圖15所示，所述第一元幀層處理單元134，包括:編碼子單元151、組幀子單元152、標(biāo)簽插入子單元153、第二 CRC子單元154、以及擾碼子單元155 ;其中，
[0197]所述編碼子單元151，用于對所述線序調(diào)整后的各物理通道傳輸?shù)臄?shù)據(jù)進(jìn)行編碼；
[0198]所述組幀子單元152，用于對所述編碼后的各物理通道傳輸?shù)臄?shù)據(jù)進(jìn)行組幀；
[0199]所述標(biāo)簽插入子單元153，用于在所述組幀后的各物理通道傳輸?shù)臄?shù)據(jù)中分別插入標(biāo)簽；
[0200]可選的，所述標(biāo)簽插入子單元153，具體用于在所述組幀后的各物理通道的元幀層診斷控制字的保留字段中，分別插入所述標(biāo)簽。
[0201]所述第二 CRC子單元154，用于對所述插入標(biāo)簽后的各物理通道傳輸?shù)臄?shù)據(jù)進(jìn)行CRC計(jì)算；
[0202]所述擾碼子單元155，用于對所述CRC計(jì)算后的各物理通道傳輸?shù)臄?shù)據(jù)進(jìn)行擾碼處理。
[0203]所述發(fā)送單元135，用于發(fā)送所述元幀層處理后的數(shù)據(jù)。
[0204]可選的，所述發(fā)送單元135，具體用于向數(shù)據(jù)接收側(cè)發(fā)送所述元幀層處理后的數(shù)據(jù)。
[0205]本發(fā)明實(shí)施例提供一種基于芯片的數(shù)據(jù)傳輸?shù)难b置，該裝置設(shè)置于數(shù)據(jù)接收側(cè)，圖16為本發(fā)明實(shí)施例基于芯片的數(shù)據(jù)傳輸裝置實(shí)施例二的組成結(jié)構(gòu)示意圖，如圖16所示，所述裝置包括:第二元幀層處理單元161、第二鏈路映射單元163、第二協(xié)議層處理單元164、以及輸出單元165 ;其中，
[0206]所述第二元幀層處理單元161，用于對各物理通道接收的數(shù)據(jù)進(jìn)行元幀層處理；
[0207]所述第二鏈路映射單元163，用于將所述元幀層處理后的數(shù)據(jù)映射到協(xié)議層進(jìn)行傳輸；
[0208]所述第二協(xié)議層處理單元164，用于對所述協(xié)議層上傳輸?shù)臄?shù)據(jù)進(jìn)行協(xié)議層處理；
[0209]所述輸出單元165，用于將所述協(xié)議層處理后的數(shù)據(jù)輸出。
[0210]可選的，如圖16所示，所述裝置還包括:線序恢復(fù)單元162 ;其中，
[0211]所述線序恢復(fù)單元162，用于對所述元幀層處理后的各物理通道傳輸?shù)臄?shù)據(jù)進(jìn)行線序恢復(fù)；
[0212]所述第二鏈路映射單元163，具體用于將所述線序恢復(fù)后的數(shù)據(jù)映射到協(xié)議層進(jìn)行傳輸。
[0213]可選的，圖17為本發(fā)明實(shí)施例第二元幀層處理單元的組成結(jié)構(gòu)示意圖，如圖17所示，所述第二元幀層處理單元161，包括:同步子單元171、解擾子單元172、第三CRC子單元173、標(biāo)簽提取子單元174、以及通道對齊子單元175 ;其中，
[0214]所述同步子單元171，用于對各物理通道接收的所述數(shù)據(jù)進(jìn)行字同步；
[0215]所述解擾子單元172，用于對所述字同步后的各物理通道傳輸?shù)臄?shù)據(jù)進(jìn)行解擾；
[0216]所述第三CRC子單元173，用于對所述解擾處理后的各物理通道傳輸?shù)臄?shù)據(jù)進(jìn)行CRC計(jì)算；
[0217]所述標(biāo)簽提取子單元174，用于從所述CRC計(jì)算后的各物理通道傳輸?shù)臄?shù)據(jù)中提取標(biāo)簽；
[0218]所述通道對齊子單元175，用于將所述提取的標(biāo)簽和各物理通道中傳輸?shù)臄?shù)據(jù)進(jìn)行通道對齊處理。
[0219]可選的，如圖16所示，所述裝置還包括:第二配置單元166 ;其中，
[0220]所述第二配置單元166，用于分別為所述數(shù)據(jù)接收側(cè)的各本地通道配置標(biāo)簽；
[0221]所述線序恢復(fù)單元162，具體用于分別將所述提取的標(biāo)簽與所述數(shù)據(jù)接收側(cè)本地通道的標(biāo)簽進(jìn)行匹配；當(dāng)匹配不成功時(shí)，按照數(shù)據(jù)接收側(cè)本地通道的標(biāo)簽，對所述各物理通道傳輸?shù)臄?shù)據(jù)進(jìn)行線序恢復(fù)，并將所述各物理通道傳輸?shù)臄?shù)據(jù)分別調(diào)整到對應(yīng)的本地通道上進(jìn)行傳輸；當(dāng)匹配成功時(shí)，將所述各物理通道傳輸?shù)臄?shù)據(jù)分別調(diào)整到對應(yīng)的本地通道上進(jìn)行傳輸。
[0222]可選的，所述第二配置單元166，還用于根據(jù)芯片接口的類型和/或帶寬的需求配置映射關(guān)系；
[0223]所述第二鏈路映射單元163，具體用于根據(jù)所述映射關(guān)系，將所述元幀層處理后的數(shù)據(jù)映射到協(xié)議層進(jìn)行傳輸。
[0224]可選的，圖18為本發(fā)明實(shí)施例提供的第二協(xié)議層處理單元的組成結(jié)構(gòu)示意圖，如圖18所示，所述第二協(xié)議層處理單元164，包括:第二條帶化子單元181、第四CRC子單元182、以及解封裝子單元183 ;其中，
[0225]所述第二條帶化子單元181，用于將各本地通道傳輸?shù)臄?shù)據(jù)進(jìn)行條帶化處理；
[0226]所述第四CRC子單元182，用于對所述條帶化處理后的數(shù)據(jù)進(jìn)行CRC計(jì)算；
[0227]所述解封裝子單元183，用于將所述CRC計(jì)算后的數(shù)據(jù)進(jìn)行解封裝處理。
[0228]本發(fā)明實(shí)施例還提供一種基于芯片的數(shù)據(jù)傳輸?shù)南到y(tǒng)，圖19為本發(fā)明實(shí)施例基于芯片的數(shù)據(jù)傳輸系統(tǒng)的組成結(jié)構(gòu)示意圖，如圖19所示，所述系統(tǒng)包括:數(shù)據(jù)發(fā)送側(cè)裝置191、以及數(shù)據(jù)接收側(cè)裝置192 ;其中，
[0229]所述數(shù)據(jù)發(fā)送側(cè)裝置191，用于對輸入的數(shù)據(jù)進(jìn)行協(xié)議層處理，將所述協(xié)議層處理后的數(shù)據(jù)映射到各物理通道進(jìn)行傳輸；對所述各物理通道傳輸?shù)臄?shù)據(jù)進(jìn)行元幀層處理，并發(fā)送所述元幀層處理后的數(shù)據(jù)；
[0230]所述數(shù)據(jù)接收側(cè)裝置192，用于對各物理通道接收的數(shù)據(jù)進(jìn)行元幀層處理；將所述元幀層處理后的數(shù)據(jù)映射到協(xié)議層進(jìn)行傳輸；對所述協(xié)議層傳輸?shù)臄?shù)據(jù)進(jìn)行協(xié)議層處理，并將所述協(xié)議層處理后的數(shù)據(jù)輸出。
[0231]可選的，所述數(shù)據(jù)發(fā)送側(cè)裝置191為圖13所述的裝置，所述數(shù)據(jù)發(fā)送側(cè)裝置191，包括:第一協(xié)議層處理單元131、第一鏈路映射單元132、線序調(diào)整單元133、第一元幀層處理單元134、發(fā)送單元135、以及第一配置單元136 ；
[0232]所述數(shù)據(jù)接收側(cè)裝置192為圖16所述的裝置，所述數(shù)據(jù)接收側(cè)裝置192，包括:第二元幀層處理單元161、線序恢復(fù)單元162、第二鏈路映射單元163、第二協(xié)議層處理單元164、輸出單元165、以及第二配置單元166 ；
[0233]需要說明的是，本發(fā)明實(shí)施例中的數(shù)據(jù)發(fā)送側(cè)的第一配置單元136和數(shù)據(jù)接收側(cè)的第二配置單元166可以由一個(gè)配置單元實(shí)現(xiàn)，即:所述數(shù)據(jù)發(fā)送側(cè)和所述數(shù)據(jù)接收側(cè)還可以共用同一個(gè)配置單元。
[0234]在實(shí)際應(yīng)用中，所述第一協(xié)議層處理單元131、第一鏈路映射單元132、線序調(diào)整單元133、第一元幀層處理單元134、發(fā)送單元135、第一配置單元136、第一封裝子單元141、第一 CRC子單元142、第一條帶化子單元143、標(biāo)簽插入子單元153、第二 CRC子單元154、以及擾碼子單元155可由數(shù)據(jù)發(fā)送側(cè)的中央處理器(CPU,Central Processing Unit)、數(shù)字信號(hào)處理器(DSP,Digital Signal Processor)、或可編程門陣列(FPGA,Field ProgrammableGate Array)實(shí)現(xiàn)；所述編碼子單元151和組幀子單元152可由數(shù)據(jù)發(fā)送側(cè)的編碼器和組幀器實(shí)現(xiàn)。
[0235]第二元幀層處理單元161、線序恢復(fù)單元162、第二鏈路映射單元163、第二協(xié)議層處理單元164、輸出單元165、第二配置單元166、同步子單元171、解擾子單元172、第三CRC子單元173、標(biāo)簽提取子單元174、通道對齊子單元175、第二條帶化子單元181、第四CRC子單元182、以及解封裝子單元183可由數(shù)據(jù)接收側(cè)的CPU、DSP、或FPGA實(shí)現(xiàn)。
[0236]本發(fā)明實(shí)施例中所述的基于芯片進(jìn)行數(shù)據(jù)傳輸?shù)姆椒ㄈ绻攒浖δ苣K的形式實(shí)現(xiàn)并作為獨(dú)立的產(chǎn)品銷售或使用時(shí)，也可以存儲(chǔ)在一個(gè)計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中?；谶@樣的理解，本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)明白，本申請的實(shí)施例可提供為方法、系統(tǒng)、或計(jì)算機(jī)程序產(chǎn)品。因此，本申請可采用完全硬件實(shí)施例、完全軟件實(shí)施例、或結(jié)合軟件和硬件方面的實(shí)施例的形式。而且，本申請可采用在一個(gè)或多個(gè)其中包含有計(jì)算機(jī)可用程序代碼的計(jì)算機(jī)可用存儲(chǔ)介質(zhì)上實(shí)施的計(jì)算機(jī)程序產(chǎn)品的形式，所述存儲(chǔ)介質(zhì)包括但不限于U盤、移動(dòng)硬盤、只讀存儲(chǔ)器(ROM，Read-Only Memory)、磁盤存儲(chǔ)器、⑶-ROM、光學(xué)存儲(chǔ)器等。
[0237]本申請是根據(jù)本申請實(shí)施例的方法、裝置、系統(tǒng)以及計(jì)算機(jī)程序產(chǎn)品的流程圖和/或方框圖來描述的。應(yīng)理解可由計(jì)算機(jī)程序指令實(shí)現(xiàn)流程圖和/或方框圖中的每一流程和/或方框、以及流程圖和/或方框圖中的流程和/或方框的結(jié)合?？商峁┻@些計(jì)算機(jī)程序指令到通用計(jì)算機(jī)、專用計(jì)算機(jī)、嵌入式處理機(jī)或其他可編程數(shù)據(jù)處理設(shè)備的處理器以產(chǎn)生一個(gè)機(jī)器，使得通過計(jì)算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備的處理器執(zhí)行的指令產(chǎn)生用于實(shí)現(xiàn)在流程圖一個(gè)流程或多個(gè)流程和/或方框圖一個(gè)方框或多個(gè)方框中指定的功能的裝置。
[0238]這些計(jì)算機(jī)程序指令也可存儲(chǔ)在能引導(dǎo)計(jì)算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備以特定方式工作的計(jì)算機(jī)可讀存儲(chǔ)器中，使得存儲(chǔ)在該計(jì)算機(jī)可讀存儲(chǔ)器中的指令產(chǎn)生包括指令裝置的制造品，該指令裝置實(shí)現(xiàn)在流程圖一個(gè)流程或多個(gè)流程和/或方框圖一個(gè)方框或多個(gè)方框中指定的功能。
[0239]這些計(jì)算機(jī)程序指令也可裝載到計(jì)算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備上，使得在計(jì)算機(jī)或其他可編程設(shè)備上執(zhí)行一系列操作步驟以產(chǎn)生計(jì)算機(jī)實(shí)現(xiàn)的處理，從而在計(jì)算機(jī)或其他可編程設(shè)備上執(zhí)行的指令提供用于實(shí)現(xiàn)在流程圖一個(gè)流程或多個(gè)流程和/或方框圖一個(gè)方框或多個(gè)方框中指定的功能的步驟。
[0240]相應(yīng)的，本發(fā)明實(shí)施例還提供一種計(jì)算機(jī)存儲(chǔ)介質(zhì)，其中存儲(chǔ)有計(jì)算機(jī)程序，該計(jì)算機(jī)程序用于執(zhí)行本發(fā)明方法實(shí)施例中所述的基于芯片進(jìn)行數(shù)據(jù)傳輸方法。
[0241]以上所述，僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】