具有基于數(shù)據(jù)碼元轉(zhuǎn)變的時(shí)鐘控制的多導(dǎo)線漏極開路鏈路的制作方法
【專利說明】具有基于數(shù)據(jù)碼元轉(zhuǎn)變的時(shí)鐘控制的多導(dǎo)線漏極開路鏈路
[0001]根據(jù)35U.S.C.§ 119的優(yōu)先權(quán)要求
[0002]本專利申請要求2013年3月20日提交的題為“Mult1-Wire Open-Drain LinkWith Data Symbol Transit1n Based Clocking (具有基于數(shù)據(jù)碼元轉(zhuǎn)變的時(shí)鐘控制的多導(dǎo)線漏極開路鏈路)”的美國臨時(shí)申請N0.61/803，684、2013年7月16日提交的題為“Mult1-Wire Open-Drain Link With Data Symbol Transit1n Based Clocking (具有基于數(shù)據(jù)碼元轉(zhuǎn)變的時(shí)鐘控制的多導(dǎo)線漏極開路鏈路)”的美國臨時(shí)申請61/846，977、以及 2014 年 3 月 19 日提交的題為“Mult1-Wire Open-Drain Link With Data SymbolTransit1n Based Clocking(具有基于數(shù)據(jù)碼元轉(zhuǎn)變的時(shí)鐘控制的多導(dǎo)線漏極開路鏈路)”的美國發(fā)明申請N0.14/220，056的優(yōu)先權(quán)，這些申請均被轉(zhuǎn)讓給本專利申請的受讓人并且由此明確通過援引納入于此。
[0003]領(lǐng)域
[0004]本公開一般涉及數(shù)據(jù)通信，尤其涉及從多導(dǎo)線漏極開路鏈路上的碼元轉(zhuǎn)變進(jìn)行的時(shí)鐘恢復(fù)。
[0005]背景
[0006]絕大多數(shù)單端源同步漏極開路通信接口(諸如I2C)使用專用時(shí)鐘或選通信號線來將循環(huán)定時(shí)信息從發(fā)射機(jī)發(fā)送至接收機(jī)。某些缺點(diǎn)與這些信令系統(tǒng)相關(guān)聯(lián)，包括需要專用于時(shí)鐘信息的一個額外信號。在使用單速率信令時(shí)，最大數(shù)據(jù)率常常受到限制，以使得針對由時(shí)鐘高和時(shí)鐘低循環(huán)構(gòu)成的每個全時(shí)鐘周期發(fā)送一個數(shù)據(jù)碼元，由此最大數(shù)據(jù)率往往受到系統(tǒng)時(shí)鐘的最大允許頻率而不是數(shù)據(jù)線的最大允許頻率的限制。最大數(shù)據(jù)率還常常受到時(shí)鐘與數(shù)據(jù)之間的偏斜所限制，該偏斜可能難以控制來達(dá)到最優(yōu)信令。
[0007]在一些實(shí)例中，為了避免使用專用時(shí)鐘線，可以通過保證所傳送數(shù)據(jù)碼元內(nèi)的碼元到碼元轉(zhuǎn)變來嵌入時(shí)鐘。因此，接收機(jī)設(shè)備可以從碼元到碼元轉(zhuǎn)變的檢測中提取時(shí)鐘信息。然而，由接收機(jī)的邏輯對轉(zhuǎn)變作出可靠的或一致的檢測可能會受到所傳送信號的上升時(shí)間和下降時(shí)間的影響。
[0008]與互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)推挽驅(qū)動器不同，漏極開路型驅(qū)動器具有顯著長于信號下降時(shí)間的信號上升時(shí)間。漏極開路型驅(qū)動器的上升時(shí)間和下降時(shí)間的這種差異給從所傳送數(shù)據(jù)碼元進(jìn)行時(shí)鐘恢復(fù)造成問題，因?yàn)橐恍┺D(zhuǎn)變可能被錯過。
[0009]因此，需要準(zhǔn)許從所傳送數(shù)據(jù)碼元中提取時(shí)鐘而不減慢數(shù)據(jù)傳輸率的解決方案。
[0010]概述
[0011]本文公開的實(shí)施例提供了用于在可共處于電子裝置中并且通過一個或多個數(shù)據(jù)鏈路通信地耦合的兩個設(shè)備之間進(jìn)行通信的系統(tǒng)、方法和裝置。
[0012]根據(jù)一個特征，一種用于生成時(shí)鐘信號的方法包括:確定接收自通信接口的信號中的轉(zhuǎn)變；響應(yīng)于該轉(zhuǎn)變而生成時(shí)鐘脈沖；如果該轉(zhuǎn)變在第一方向上，則延遲該時(shí)鐘脈沖達(dá)經(jīng)預(yù)配置的第一區(qū)間；以及如果該轉(zhuǎn)變在第二方向上，則延遲該時(shí)鐘脈沖達(dá)經(jīng)預(yù)配置的第二區(qū)間。例如，轉(zhuǎn)變是上升轉(zhuǎn)變(低到高)，時(shí)鐘脈沖可以被延遲達(dá)第一區(qū)間。如果轉(zhuǎn)變是下降轉(zhuǎn)變(高到低)，則時(shí)鐘脈沖可以被延遲達(dá)第一區(qū)間加第二區(qū)間(或者替換地第二區(qū)間可以簡單地長于第一區(qū)間)。延遲時(shí)鐘脈沖在如果不同的時(shí)鐘脈沖被接收到并且原時(shí)鐘脈沖的延遲尚未完成的情況下可以重新開始。經(jīng)預(yù)配置的第一和/或第二區(qū)間可以基于與通信接口相關(guān)聯(lián)的上升時(shí)間和/或下降時(shí)間來配置。上升時(shí)間可以對應(yīng)于與漏極開路晶體管相關(guān)聯(lián)的上升時(shí)間。經(jīng)預(yù)配置的第一和/或第二區(qū)間可以被選擇以使時(shí)鐘脈沖在有碼元在通信接口上被傳送時(shí)發(fā)生，由此準(zhǔn)許該碼元被可靠地采樣。在一個示例中，第二轉(zhuǎn)變的下降時(shí)間加第一和第二區(qū)間(第一和第二延遲)可以被選擇成基本上等于第一轉(zhuǎn)變的上升時(shí)間加經(jīng)預(yù)配置的第一區(qū)間(例如，第一延遲)。例如，第二區(qū)間可以被選擇以匹配檢測轉(zhuǎn)變時(shí)歸因于上升時(shí)間的的延遲(上升時(shí)間與下降時(shí)間之差)。經(jīng)預(yù)配置的第一區(qū)間可以被選擇以匹配檢測該轉(zhuǎn)變時(shí)歸因于下降時(shí)間的的延遲。時(shí)鐘脈沖可以與響應(yīng)于該轉(zhuǎn)變而生成的至少一個附加時(shí)鐘脈沖聚集。
[0013]經(jīng)預(yù)配置的第一和/或第二區(qū)間可以被校準(zhǔn)。例如，經(jīng)預(yù)配置的第一和/或第二區(qū)間可以通過以下方式來校準(zhǔn):提供彼此在不同方向上的第一和第二校準(zhǔn)轉(zhuǎn)變、測量與針對第一和第二校準(zhǔn)轉(zhuǎn)變所生成的時(shí)鐘脈沖相關(guān)聯(lián)的各個延遲、以及修改經(jīng)預(yù)配置的第一和/或第二區(qū)間以使各個延遲中的差異最小化。例如，經(jīng)預(yù)配置的第一區(qū)間可以通過基于與在第一校準(zhǔn)轉(zhuǎn)變之后生成的時(shí)鐘脈沖相關(guān)聯(lián)的測得延遲來調(diào)整第一延遲電路的經(jīng)編程延遲來修改或設(shè)置。經(jīng)預(yù)配置的第二區(qū)間可以通過基于與在第二校準(zhǔn)轉(zhuǎn)變之后生成的時(shí)鐘脈沖相關(guān)聯(lián)的測得延遲來調(diào)整第二延遲電路的經(jīng)編程延遲來修改或設(shè)置。各個延遲可以使用定時(shí)器來測量，該定時(shí)器反映與針對任一校準(zhǔn)轉(zhuǎn)變生成的時(shí)鐘脈沖相關(guān)聯(lián)的期望延遲。
[0014]附圖簡述
[0015]圖1描繪了單端信令系統(tǒng)。
[0016]圖2是具有漏極開路驅(qū)動器并且其中時(shí)鐘被集成到碼元轉(zhuǎn)變中的發(fā)射機(jī)設(shè)備的框圖。
[0017]圖3是具有CMOS接收機(jī)并且具有集成時(shí)鐘恢復(fù)的接收機(jī)設(shè)備的框圖。
[0018]圖4解說了發(fā)射機(jī)處從比特至碼元轉(zhuǎn)變數(shù)以及隨后在接收機(jī)處從碼元轉(zhuǎn)變數(shù)至比特的轉(zhuǎn)換。
[0019]圖5解說了順序碼元與碼元轉(zhuǎn)變數(shù)之間的轉(zhuǎn)換。
[0020]圖6解說了與漏極開路晶體管相關(guān)聯(lián)的信號的定時(shí)。
[0021]圖7解說了在CDR電路中使用的時(shí)鐘恢復(fù)電路的示例以及相應(yīng)的時(shí)序圖。
[0022]圖8是解說與漏極開路晶體管相關(guān)聯(lián)的、如關(guān)于圖7中所描繪的時(shí)鐘恢復(fù)電路所描述的定時(shí)的示圖。
[0023]圖9解說了與具有基于碼元轉(zhuǎn)變的時(shí)鐘控制的多導(dǎo)線漏極開路鏈路的接收機(jī)相關(guān)聯(lián)的定時(shí)冋題。
[0024]圖10解說了其中圖9的上升時(shí)間延遲可以通過減小圖1的數(shù)據(jù)鏈路的工作頻率來容適的時(shí)序圖。
[0025]圖11是根據(jù)某些方面的解說使用多個⑶R電路來生成可靠定時(shí)的示圖。
[0026]圖12是解說配置成與具有基于碼元轉(zhuǎn)變的時(shí)鐘控制的多導(dǎo)線漏極開路鏈路的接收機(jī)聯(lián)用的時(shí)鐘數(shù)據(jù)和恢復(fù)電路的操作的時(shí)序圖。
[0027]圖13是解說可被用于實(shí)現(xiàn)⑶R電路內(nèi)的一個或多個延遲元件的可編程延遲電路的示例的簡化框圖。
[0028]圖14解說了圖11的接收時(shí)鐘聚集和采樣電路連同對應(yīng)的時(shí)序圖。
[0029]圖15解說了用于校準(zhǔn)⑶R電路的定時(shí)的方法以及用于圖11的一個或多個延遲電路的校準(zhǔn)的相關(guān)聯(lián)的電路。
[0030]圖16解說了用于使用圖15的方法來執(zhí)行一個或多個延遲電路的校準(zhǔn)的邏輯電路。
[0031]圖17包括解說用于校準(zhǔn)圖11的延遲電路的校準(zhǔn)電路的實(shí)現(xiàn)的時(shí)序圖。
[0032]圖18是解說采用時(shí)鐘提取電路的裝置的硬件實(shí)現(xiàn)的示例的示圖。
[0033]圖19解說了用于從碼元轉(zhuǎn)變可靠地生成時(shí)鐘信號的方法。
[0034]詳細(xì)描述
[0035]現(xiàn)在參照附圖描述各個方面。在以下描述中，出于解釋目的闡述了眾多具體細(xì)節(jié)以提供對一個或多個方面的透徹理解。然而，明顯的是，沒有這些具體細(xì)節(jié)也可實(shí)踐此種(類)方面。
[0036]綜覽
[0037]提供了用于從收到碼元轉(zhuǎn)變生成時(shí)鐘信號的方法和設(shè)備。在多導(dǎo)線漏極開路鏈路上接收信號。收到信號內(nèi)的轉(zhuǎn)變是根據(jù)該信號內(nèi)的碼元的負(fù)到正(即，低到高)轉(zhuǎn)變和正到負(fù)(即，高到低)轉(zhuǎn)變來確定的。響應(yīng)于轉(zhuǎn)變而生成時(shí)鐘脈沖。如果轉(zhuǎn)變在第一方向上(例如，上升轉(zhuǎn)變)，則時(shí)鐘脈沖被選擇性地延遲達(dá)經(jīng)預(yù)配置的第一區(qū)間(例如，第一延遲)。如果轉(zhuǎn)變在第二方向上(例如，下降轉(zhuǎn)變)，則時(shí)鐘脈沖可以進(jìn)一步被選擇性地延遲達(dá)經(jīng)預(yù)配置的第二區(qū)間(第二延遲)。例如，第一方向可以從低到高，而第二方向?yàn)閺母叩降?。?jīng)預(yù)配置的第二區(qū)間可以基于與通信接口相關(guān)聯(lián)的上升時(shí)間和/或下降時(shí)間來配置，并且可以通過測量與針對第一和第二校準(zhǔn)轉(zhuǎn)變生成的時(shí)鐘脈沖相關(guān)聯(lián)的各個延遲來校準(zhǔn)。
[0038]示例性操作環(huán)境
[0039]圖1解說了單端信令系統(tǒng)。在單端信令中，一根導(dǎo)線攜帶表示信號的變動電壓，而另一根導(dǎo)線可以連接到參考電壓(例如，接地)。發(fā)射機(jī)設(shè)備102可包括多個單端漏極開路(晶體管)驅(qū)動器108，每一驅(qū)動器108耦合到單根導(dǎo)線/導(dǎo)體106a、106b、106c和/或106do接收機(jī)設(shè)備104可以包括一個或多個單端CMOS (晶體管)接收機(jī)110，每一單端接收機(jī)110耦合到單根導(dǎo)線/導(dǎo)體106a、106b、106c和/或106d。發(fā)射機(jī)設(shè)備102接收輸入比特118，(在編碼器122處)將其編碼成單端信號，并通過單端驅(qū)動器108經(jīng)由每一導(dǎo)線/導(dǎo)體106a、106b、106c和/或106d將其傳送給接收機(jī)104作為單端信號。接收機(jī)設(shè)備104通過單端接收機(jī)110經(jīng)由每一導(dǎo)線/導(dǎo)體106a、106b、106c和/或106d接收單端信號，(在解碼器124處)解碼單端信號，并提供輸出比特120。在該單端系統(tǒng)中，解碼器124可包括時(shí)鐘和數(shù)據(jù)恢復(fù)(CDR)以使得從一個或多個接收到的單端信號中提取時(shí)鐘信號。
[0040]圖2是具有漏極開路驅(qū)動器的發(fā)射機(jī)設(shè)備200的框圖，其中時(shí)鐘被集成到碼元轉(zhuǎn)變中。發(fā)射機(jī)設(shè)備200可以包括編碼器203，編碼器203包括比特至碼元轉(zhuǎn)變數(shù)轉(zhuǎn)換器202、碼元轉(zhuǎn)變數(shù)轉(zhuǎn)換器至順序碼元號轉(zhuǎn)換器204、以及時(shí)鐘控制的寄存器206和208。輸入數(shù)據(jù)由比特至碼元轉(zhuǎn)變數(shù)轉(zhuǎn)換器202從二進(jìn)制