一種1553b總線數(shù)據(jù)故障注入裝置的制造方法
【技術領域】
[0001]本發(fā)明涉及一種1553B總線數(shù)據(jù)故障注入裝置，屬于通信總線仿真以及航天器系統(tǒng)級故障注入技術領域。
【背景技術】
[0002]1553B總線指遵從美國軍用標準MIL-STD-1553B的數(shù)字時分制指令/響應型多路傳輸總線，與之對應的我國軍用標準為GJB289A-97 (兩標準規(guī)定內容一致)。1553B總線的通信過程由總線控制器(BC，Bus Controller)發(fā)起并采用指令-響應的應答控制機制，提供了傳輸可靠性保障，被廣泛應用于軍事、工業(yè)及科研領域特別是軍用機載電子設備和航空航天電子設備的中低速率數(shù)據(jù)傳輸。
[0003]隨著航天器系統(tǒng)可靠性和可測試性要求的不斷提高，在航天器系統(tǒng)級測試過程中采用故障注入的加速失效方法模擬未來系統(tǒng)應用過程中可能潛在的各種風險和驗證系統(tǒng)對故障的防護能力己經(jīng)成為檢驗系統(tǒng)可測試性設計有效性和完備性的必要措施。1553B接口的協(xié)議復雜以及實時性要求高導致針對1553B接口的數(shù)據(jù)故障注入難以通過簡單的轉發(fā)設備實現(xiàn)。目前的1553B總線故障注入主要關注于1553B總線的電氣故障和協(xié)議故障，隨著1553B總線控制芯片的逐漸成熟，在系統(tǒng)級進行1553B總線數(shù)據(jù)故障注入的通用、便捷方法成為亟待解決的技術問題
[0004]目前常見的數(shù)據(jù)故障注入方法包括:1、通過仿真軟件以修改HDL代碼或處理器軟件代碼的方式在1553B總線控制IP核或芯片的輸入端注入數(shù)據(jù)故障；2、通過故障注入平臺的方式，用FPGA實現(xiàn)1553B協(xié)議以及數(shù)據(jù)故障模擬，即用FGPA代替1553B芯片實現(xiàn)故障模擬；3、采用HDL代碼在FPGA上實現(xiàn)1553B部分協(xié)議及數(shù)據(jù)故障模擬，F(xiàn)GPA的輸入端與1553B總線控制IP核或芯片連接，不干預1553B總線控制IP核或芯片的通信功能。前兩種方法需要改變單機設備的內部軟硬件結構，無法在單機封蓋的情況下進行系統(tǒng)級故障注入，也無法全面的模擬1553B芯片的性能；第三種方法采用處理轉發(fā)的方式，處理延時增加了 1553B總線的指令響應時延，存在超時風險，故僅適用于部分響應時間余量充足的系統(tǒng)。此外，上述方法均采用人工編寫代碼的方式實現(xiàn)1553B協(xié)議，方案復雜度高，無法進行通用化設計，難以得到廣泛應用。

【發(fā)明內容】

[0005]本發(fā)明的目的在于提供一種在航天器系統(tǒng)級測試中進行1553B接口數(shù)據(jù)故障注入的通用裝置，該裝置可以模擬不同單機設備的1553B總線接口數(shù)據(jù)故障，裝置不使用FPGA芯片，故障模擬不增加處理時延，滿足各種系統(tǒng)總線的實時性要求，可用于驗證航天器的系統(tǒng)級故障防護能力。
[0006]本發(fā)明的是通過以下技術方案實現(xiàn)的。
[0007]本發(fā)明的一種1553B總線數(shù)據(jù)故障注入裝置，包括兩塊1553B控制芯片、數(shù)據(jù)處理緩存模塊、故障注入控制模塊和故障用例庫；
[0008]所述的1553B控制芯片為通用芯片(例如BU-61580芯片)；
[0009]通過兩塊1553B控制芯片搭建兩級總線，并通過數(shù)據(jù)處理緩存模塊實現(xiàn)兩級總線之間的通信；兩級總線分為內部總線和外部總線；
[0010]進行故障注入時，兩級總線串入待測航天器系統(tǒng)與故障注入目標單機連接的1553B總線接口中，與故障注入目標單機連接的總線被稱為內部總線，與航天器系統(tǒng)連接的總線稱為外部總線。
[0011]數(shù)據(jù)處理緩存模塊對內部總線發(fā)送指令，緩存內部總線的指令響應數(shù)據(jù)；同時接收來自外部總線的指令，并將對應的緩存數(shù)據(jù)寫入外部總線1553B控制芯片；
[0012]進行故障注入時，數(shù)據(jù)處理緩存模塊根據(jù)故障注入控制模塊發(fā)送的故障數(shù)據(jù)和故障注入條件，在滿足故障注入條件時刻將故障數(shù)據(jù)寫入緩存數(shù)據(jù)中，實現(xiàn)1553B總線的數(shù)據(jù)故障注入。故障注入條件包括時間、幀號、字段為特定內容等，可實現(xiàn)在指定時間、指定幀、幀內某字段為指定內容時進行故障注入。
[0013]所述的故障注入控制模塊用于控制兩級總線的指令時序、故障注入條件和故障注入內容。對于外部總線上發(fā)送給故障注入目標單機的周期性指令，故障注入控制模塊采用參數(shù)設置的方式獲得指令字和指令周期，從而得到特定指令的到達時刻。故障注入控制模塊控制數(shù)據(jù)處理緩存模塊在外部總線特定指令到達之前對內部總線發(fā)起相同的指令，獲得故障注入目標單機的指令響應數(shù)據(jù)并進行緩存，隨后根據(jù)故障用例庫的注入條件判斷是否對緩存的數(shù)據(jù)進行故障注入，并控制數(shù)據(jù)處理緩存模塊將緩存數(shù)據(jù)寫入外部總線1553B控制芯片，等待外部總線指令到達時進行相應緩存數(shù)據(jù)的響應；上述流程實現(xiàn)了 1553B總線數(shù)據(jù)故障注入的零處理時延。
[0014]對于外部總線上發(fā)送給故障注入目標單機的非周期性指令，通過參數(shù)設置或定時發(fā)送該指令刷新緩存數(shù)據(jù)的方式提前緩存好響應數(shù)據(jù)，并根據(jù)故障注入條件對緩存數(shù)據(jù)進行故障注入處理。
[0015]所述的故障用例庫用于存放用戶設置的故障序列、故障類型和故障注入條件，從而實現(xiàn)故障注入試驗的自動化運行。故障類型包括特定比特翻轉、字段錯誤和校驗錯誤等；故障注入條件包括特定時刻、特定幀號、某字段為特定內容等。
[0016]本發(fā)明與現(xiàn)有技術相比有益效果為:
[0017](I)本發(fā)明采用了雙層1553B總線結構以及內外總線時序設計的方式實現(xiàn)了無延時的數(shù)據(jù)故障注入，實現(xiàn)過程不使用FPGA芯片和HDL代碼，僅通過數(shù)據(jù)處理軟件和1553B總線控制芯片完成，工程中可采用計算機和1553B接口卡的方式搭建故障注入裝置，實現(xiàn)復雜度低，可靈活重構，通用性好。
[0018](2)本發(fā)明的故障注入過程中不需要更改單機內部軟硬件結構，不干預1553B總線控制IP核或芯片的通信功能，不引入額外的處理時延，可實現(xiàn)準確的高實時性數(shù)據(jù)故障注入。
【附圖說明】
[0019]圖1為實施例中1553B總線數(shù)據(jù)故障注入裝置的結構組成示意圖；
[0020]圖2為實施例針對1553B總線RT設備進行周期性指令字數(shù)據(jù)故障注入的時序圖；
[0021]圖3為實施例針對1553B總線BC設備進行周期性指令字數(shù)據(jù)故障注入的時序圖。
【具體實施方式】
[0022]下面結合附圖和實施例對本發(fā)明作進一步說明。
[0023]如圖1所示，該裝置包括:故障用例庫、數(shù)據(jù)處理模塊、兩塊1553B總線控制芯片和故障注入控制模塊。上述模塊搭建了雙層1553B總線結構以及兩級總線間的處理轉發(fā)通信機制，并通過時序設計消除了處理轉發(fā)時延。故障注入的【具體實施方式】如下:
[0024]實施例1
[0025]對RT設備進行故障注入
[0026]對總線上的RT設備進行數(shù)據(jù)故障注入時，故障注入設備在外部總線中作為RT設備響應BC設備發(fā)起的指令操作，在內部總線中作為BC設備對故障注入對象設備進行指令操作，以航天器遙測數(shù)據(jù)采集功能為例描述1553B數(shù)據(jù)故障注入的實施方式。
[0027]將航天器系統(tǒng)的遙測采集單元作為故障注入目標單機，功能為采集衛(wèi)星系統(tǒng)內部多個設備的遙測信息，將遙測信息組幀后通過1553B總線發(fā)送給數(shù)管計算機。在該1553B總線上，遙測采集單元為RT設備，數(shù)管計算機為BC設備，其正常工作模式如為:數(shù)管計算機每500ms通過1553B總線上向遙測采集