一種m序列并行產(chǎn)生方法和裝置的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及通信領(lǐng)域，更具體地，本發(fā)明涉及一種M序列并行產(chǎn)生方法和裝置。
【背景技術(shù)】
[0002] M序列是最長線性移位寄存器序列的簡稱，是一種偽隨機(jī)序列、偽噪聲（PN)碼或 偽隨機(jī)碼?？梢灶A(yù)先確定并且可以重復(fù)實(shí)現(xiàn)的序列稱為確定序列；既不能預(yù)先確定又不能 重復(fù)實(shí)現(xiàn)的序列稱隨機(jī)序列；不能預(yù)先確定但可以重復(fù)產(chǎn)生的序列稱偽隨機(jī)序列。M序列 被廣泛地應(yīng)用于無線通信擾碼技術(shù)中。
[0003] 擾碼技術(shù)是數(shù)字通信中常用的技術(shù)，其目的可以使信道中傳輸?shù)臄?shù)據(jù)具有隨機(jī) 性，從而能夠有效避免數(shù)據(jù)之間的干擾。擾碼序列通常由偽隨機(jī)序列M序列構(gòu)成。隨著移 動通信的發(fā)展，傳輸速率越來越高，所需要的擾碼速率也越來越高，而擾碼并行化是提高擾 碼的產(chǎn)生速率一種很好的解決方案。
[0004] 傳統(tǒng)的并行擾碼技術(shù)主要有查表法，矩陣法，采樣法。查表法采用存儲器實(shí)現(xiàn) 并行化，一個周期為f-l (r是生成多項式階數(shù)）的擾碼序列，如果需要并行度為W，那么 ff*(2r_l)也是擾碼序列的周期。采用位寬為ff的存儲器，存儲（2r_l)列，每次提取一列進(jìn) 行加擾，到最后一列后再循環(huán)到第一列。查表法優(yōu)點(diǎn)是速度快，復(fù)雜度低，但是存儲開銷非 常大，適用于生成多項式階數(shù)較低的場合。但是隨著移動通信發(fā)展，擾碼序列的生成多項式 已經(jīng)變的更加復(fù)雜，比如第四代移動通信LTE中，擾碼序列的生成多項式已經(jīng)達(dá)到了 31階， 查表法已經(jīng)不再適用。
[0005] 矩陣法采用矩陣狀態(tài)機(jī)轉(zhuǎn)移的方式，通過多個一步轉(zhuǎn)移矩陣的自乘，得到多步轉(zhuǎn) 移矩陣，從而能夠一次實(shí)現(xiàn)多個狀態(tài)機(jī)的更新，實(shí)現(xiàn)了擾碼并行化。矩陣法適合基于寄存器 組的硬件實(shí)現(xiàn)。然而，雖然矩陣法理論上能夠?qū)崿F(xiàn)任意的并行度，但是由于需要實(shí)現(xiàn)矩陣狀 態(tài)機(jī)轉(zhuǎn)移，矩陣法擾碼生成裝置中某些寄存器單元之間的反饋往往較為復(fù)雜，導(dǎo)致生成擾 碼字時某些擾碼位的延時較長，由于木桶效應(yīng)，生成整個擾碼字的延時也較長，進(jìn)而導(dǎo)致系 統(tǒng)的整體運(yùn)行頻率降低。當(dāng)擾碼階數(shù)較高（例如31階的LTE系統(tǒng)的擾碼），并行度較高時， 上述缺陷尤為明顯。另外，矩陣法也不適合SHffi(單指令多數(shù)據(jù)）DSP實(shí)現(xiàn)，在需要新的擾 碼時，往往需要專用的硬件，通用性較弱。
[0006] 采樣法是對擾碼序列進(jìn)行采樣，將原擾碼序列分解為w個抽樣序列（即子序列）， 每個抽樣序列均設(shè)計獨(dú)立的生成單元，并在同一時鐘周期輸出一位擾碼，這樣w個抽樣序 列就能夠在一個時鐘周期輸出w位擾碼，從而提高擾碼生成速率。采樣法優(yōu)點(diǎn)是并行度可 以很高，擾碼序列生成速度可以很快，但是每個獨(dú)立生成單元都需要獨(dú)立的資源，資源開銷 很大，并且每個獨(dú)立生成單元需要各自計算初始值，這樣導(dǎo)致初始值的實(shí)現(xiàn)復(fù)雜度也較大。

【發(fā)明內(nèi)容】

[0007] 本發(fā)明的目的是提供了一種能夠克服上述現(xiàn)有技術(shù)缺陷的M序列并行產(chǎn)生方法 和裝置。
[0008] 根據(jù)本發(fā)明的一個方面，提供了一種M序列并行產(chǎn)生方法，包括下列步驟：
[0009] 1)獲取M序列的遞推公式，確定并行度w，輸入初始的M序列位；
[0010] 2)同步讀取w組已知M序列位作為輸入數(shù)據(jù)，根據(jù)遞推公式同步進(jìn)行w路遞推計 算，得到原先未知的w個M序列位；其中，一組已知M序列位對應(yīng)于一路遞推計算的遞推公 式右側(cè)的各個冪次項；
[0011] 3)記錄步驟2)所計算出的w個M序列位并將這w個M序列位同步輸出，然后重新 執(zhí)行步驟2)以計算出下一組的w個M序列位。
[0012] 其中，所述步驟1)中，所述并行度w不大于最大并行度P = r_q，其中r表示所述 遞推公式的階數(shù)，q表示遞推公式的右側(cè)最高冪次項的序號。
[0013] 其中，所述步驟1)中，所述M序列為LTE協(xié)議中的第一 M序列或者LTE協(xié)議中的 第二M序列。
[0014] 根據(jù)本發(fā)明的另一方面，還提供了一種用于實(shí)現(xiàn)前述M序列并行產(chǎn)生方法的M序 列并行產(chǎn)生裝置，假設(shè)M序列的遞推公式的階數(shù)為r，遞推公式的右側(cè)最高冪次項的序號為 q，則所述M序列并行產(chǎn)生裝置包括r個寄存器和w個遞推運(yùn)算單元，其中w不大于最大并 行度P = r-q ;
[0015] r個所述寄存器分別記為：0~r_l號寄存器，每個寄存器均包括輸出端、輸入端和 時鐘端，w個遞推運(yùn)算單元分別記為：0~w-Ι號遞推運(yùn)算單元；
[0016] 其中，所對應(yīng)冪次項系數(shù)不為0的第i~i+q號寄存器的輸出端與第i號寄存器 的輸出端同時接入到第i號遞推運(yùn)算單元的輸入端，第i號遞推運(yùn)算單元用于完成第i路 遞推公式的運(yùn)算，且第i號遞推運(yùn)算單元的輸出端連接第i+r-w號寄存器的輸入端，形成第 一組反饋連線，其中i是〇至w-Ι的整數(shù)枚舉；
[0017] 第j+w號寄存器的輸出端連接第j號寄存器的輸入端，形成第二組反饋連線，其中 j是0至r-w-l的整數(shù)枚舉。
[0018] 其中，所述0~w-Ι號寄存器的輸出端作為M序列位的輸出端。
[0019] 其中，所述0~w-Ι號寄存器每個周期并行輸出w位M序列碼。
[0020] 根據(jù)本發(fā)明的又一方面，還提供了另一種方法M序列并行產(chǎn)生方法，所述M序列并 行產(chǎn)生方法基于具有SHffi結(jié)構(gòu)的向量DSP實(shí)現(xiàn)，其中，M序列的遞推公式的階數(shù)為r，遞推 公式的右側(cè)最高冪次項的序號為q，則DSP中向量指令的向量長度為w，w不大于最大并行 度P = r-q，其中，r、q、w均為自然數(shù)；
[0021] 所述M序列并行產(chǎn)生方法包括下列步驟：
[0022] 1)通過多次向量讀取指令分別從內(nèi)存中讀取w組已知M序列位至至少兩個讀入數(shù) 據(jù)向量寄存器，其中，每個所述讀入數(shù)據(jù)向量寄存器接收w個已知M序列位；
[0023] 2)然后通過向量異或操作指令對所述的至少兩個讀入數(shù)據(jù)向量寄存器中的數(shù)據(jù) 進(jìn)行異或操作得到w個新M序列位，并將向量異或操作結(jié)果寫入輸出數(shù)據(jù)向量寄存器；
[0024] 3)通過向量存儲指令將輸出數(shù)據(jù)向量寄存器的數(shù)據(jù)緩存至內(nèi)存中的相應(yīng)位置，然 后返回步驟1)，開始進(jìn)行下一組M序列位的計算。
[0025] 其中，所述M序列為LTE協(xié)議中的第一 M序列或者LTE協(xié)議中的第二M序列。
[0026] 其中，所述步驟3)還包括：在通過向量存儲指令將輸出數(shù)據(jù)向量寄存器的數(shù)據(jù)緩 存至內(nèi)存中的相應(yīng)位置的同時，將內(nèi)存中所緩存的w個M序列位輸出。
[0027] 與現(xiàn)有技術(shù)相比，本發(fā)明具有下列技術(shù)效果：
[0028] 1、本發(fā)明的M序列生成方案并行度較高，反饋簡單，初始化簡單，既適合硬件實(shí)現(xiàn) 也適合基于DSP的軟件實(shí)現(xiàn)。
[0029] 2、本發(fā)明的M序列生成方案特別適合于高速率，高并行度，高階數(shù)的擾碼生成。
【附圖說明】
[0030] 圖1是M序列并行產(chǎn)生方法示意圖；
[0031] 圖2示出了根據(jù)本發(fā)明一個實(shí)施例所提供的一種擾碼序列并行產(chǎn)生裝置的結(jié)構(gòu) 示意圖；
[0032] 圖3示出了該裝置根據(jù)本發(fā)明另一個實(shí)施例所提供的一種擾碼序列并行產(chǎn)生裝 置的程序指令執(zhí)行示意圖。
【具體實(shí)施方式】
[0033] 現(xiàn)有技術(shù)中，擾碼序列既可以串行生成，也可以并行生成。而在串行生成技術(shù)中， 通常是基于遞推公式，用已知的擾碼位來對推未知的新的擾碼位，并將新的擾碼位逐個輸 出。本案發(fā)明人對串行擾碼的遞推公式進(jìn)行深入研究，將遞推公式轉(zhuǎn)用于并行擾碼序列生 成裝置，進(jìn)而提出了一種并行擾碼序列生成方案，相對于傳統(tǒng)的并行擾碼技術(shù)，該方案