它電路、設(shè)備、系統(tǒng) 之間的電能量聯(lián)系，禪合起著把電磁能量從一個(gè)電路、設(shè)備、系統(tǒng)"傳輸"到另一個(gè)電路、設(shè) 備、系統(tǒng)的作用。電路中的電源網(wǎng)絡(luò)是最容易受到電磁干擾的部分，它們也作為天線接收線 圈產(chǎn)生的磁通量，該磁通量會(huì)在電源網(wǎng)絡(luò)上產(chǎn)生感應(yīng)電動(dòng)勢(shì)。運(yùn)樣一個(gè)電磁線圈會(huì)在電路 中產(chǎn)生電壓降（IR化op)。
[0039] 另外，當(dāng)電磁脈沖通過不同禪合渠道在忍片輸入端產(chǎn)生的電壓或電流高達(dá)一定程 度時(shí)，可導(dǎo)致輸出端邏輯值改變，即由1變?yōu)?或相反，從而產(chǎn)生誤碼。
[0040] 3.環(huán)形振蕩器檢測(cè)電磁攻擊原理
[0041] 對(duì)于由N個(gè)反相器組成的單端CMOS環(huán)形振蕩器，假定NMOS和PMOS的溝道長度相 同、闊值電壓的絕對(duì)值相同，則振蕩頻率為：
[0043] 其中Cox是單位面積的柵氧化層電容（單位F/V)，VDD是電源電壓（單位V)，VT 是晶體管的闊值電壓（單位V)，L是晶體管的溝道長度（單位m)，qm。、是晶體管通斷轉(zhuǎn)換期 間節(jié)點(diǎn)接收的總電荷量（單位C)，N是組成環(huán)形振蕩器的反相器數(shù)目（單位為無量綱），n 是一個(gè)約等于1的常數(shù)（單位為無量綱），Wpff是等效溝道寬度（單位m)，表達(dá)式為：
[0044] Weff=Wn+Wp W45] 其中Wn是NMOS管的溝道寬度（單位m)，Wp是PMOS管的溝道寬度（單位m)。yWf是等效載流子遷移率（單位m2/V.S)，表達(dá)式為：
[0047] 其中是電子遷移率（單位mVv*S)，yP是空穴遷移率（單位m2A-S)。 W48] 電磁故障注入主要影響到集成電路的電源網(wǎng)絡(luò)，會(huì)導(dǎo)致供電電壓升高，進(jìn)而產(chǎn)生 一系列的影響，比如導(dǎo)致CMOS口電路的延時(shí)減小。根據(jù)運(yùn)種原理，在脈沖影響的短時(shí)間內(nèi)， 環(huán)形振蕩器的頻率會(huì)由于電磁故障注入而改變。
[0049] 另外電磁福射最強(qiáng)的地方，也往往是對(duì)電磁干擾最敏感的地方（例如金屬線相互 交叉形成環(huán)的位置，相當(dāng)于接收電磁信號(hào)的探頭）。而環(huán)形振蕩器會(huì)福射較強(qiáng)的與振蕩信號(hào) 同頻的電磁信號(hào)，因此設(shè)計(jì)采用環(huán)形振蕩器來探測(cè)電磁故障注入攻擊的影響。 陽0加]4.組合邏輯延時(shí)比較結(jié)構(gòu)的工作原理
[0051] 上述環(huán)形振蕩器，或者由于電磁脈沖禪合到電源線造成電壓的變化，進(jìn)而造成輸 出波形發(fā)生變化；或者由于電磁脈沖直接禪合到輸出端，在輸出信號(hào)上，有與干擾信號(hào)同頻 的信號(hào)疊加上去。運(yùn)種變化體現(xiàn)為毛刺的形式，而運(yùn)種毛刺可W被本發(fā)明中的基于組合邏 輯的延時(shí)比較結(jié)構(gòu)檢測(cè)到。
[0052] 假定電路正常工作未受到攻擊時(shí)，環(huán)形振蕩器的輸出頻率為fO,因此其周期為1/ f。。調(diào)整圖1中組合邏輯Dl和D2的延時(shí)為周期的3/4,也就是3/化。因此當(dāng)電路忍片未 受到攻擊時(shí)，對(duì)于Detectorl，D觸發(fā)器的時(shí)鐘是對(duì)輸入信號(hào)的3/4延時(shí)，所W時(shí)鐘信號(hào)的上 升沿采樣到的數(shù)據(jù)均為低電平，D觸發(fā)器的輸出為低電平。對(duì)于Detectors,與此同理，輸出 也為低電平。因此經(jīng)過或口 F之后，報(bào)警信號(hào)Alarm也為低電平。電路檢測(cè)到運(yùn)個(gè)信號(hào)，不 義取動(dòng)作。
[0053] 然后假定發(fā)生了電磁故障注入，由于前述兩種原因，會(huì)造成輸出信號(hào)產(chǎn)生毛刺。由 于攻擊時(shí)間的不同，產(chǎn)生的毛刺對(duì)于原始振蕩信號(hào)的相對(duì)位置關(guān)系會(huì)有所不同。圖2展示 了毛刺位于原始振蕩信號(hào)低電平前半部分的情況，圖中Dl是Detector1的D觸發(fā)器的輸入 數(shù)據(jù)信號(hào)，Cl是Detectorl的D觸發(fā)器的輸入時(shí)鐘信號(hào)，D2是Detector2的D觸發(fā)器的輸 入數(shù)據(jù)信號(hào)，C2是Detector2的D觸發(fā)器的輸入時(shí)鐘信號(hào)。W下若不特殊說明，均采用運(yùn) 種表示方法。
[0054] 由圖2可見，對(duì)于毛刺位于原始振蕩信號(hào)低電平前半部分運(yùn)種情況，由圖中虛線 所示，Cl的上升沿可W采到Dl信號(hào)的高電平，因此Detectorl可W檢測(cè)到，而C2的上升沿 采到的Dl信號(hào)均為低電平，因此Detectors檢測(cè)不到。 陽化5] 由圖3可見，對(duì)于毛刺位于原始振蕩信號(hào)低電平后半部分運(yùn)種情況，由圖中虛線 所示，Cl的上升沿采到的Dl信號(hào)均為低電平，因此Detectorl檢測(cè)不到，而C2的上升沿可W采到Dl信號(hào)的高電平，因此Detectorf可W檢測(cè)到。
[0056] 由圖4可見，對(duì)于毛刺位于原始振蕩信號(hào)高電平前半部分運(yùn)種情況，由圖中虛線 所示，Cl的上升沿采到的Dl信號(hào)均為低電平，因此Detectorl檢測(cè)不到，而C2的上升沿可 W義到Dlf目號(hào)的局電平，因此Detector2可W檢測(cè)到。
[0057] 由圖5可見，對(duì)于毛刺位于原始振蕩信號(hào)高電平后半部分運(yùn)種情況，由圖中虛線 所示，Cl的上升沿可W采到Dl信號(hào)的高電平，因此Detectorl可W檢測(cè)到，而C2的上升沿 采到的Dl信號(hào)均為低電平，因此Detectorf檢測(cè)不到。
[0058] 綜上所述，對(duì)于毛刺位于原始振蕩信號(hào)低電平前半部分和高電平后半部分運(yùn)兩種 情況，Detectorl可W檢測(cè)到，而Detector2檢測(cè)不到；對(duì)于毛刺位于原始振蕩信號(hào)低電平 后半部分和高電平前半部分運(yùn)兩種情況，Detector2可W檢測(cè)到，而Detectorl檢測(cè)不到。 因此電磁攻擊探測(cè)器中同時(shí)采用了Detectorl和Detectors,并將它們的輸出信號(hào)進(jìn)行或 運(yùn)算，得到最終的報(bào)警信號(hào)，運(yùn)樣可W將對(duì)于原始振蕩信號(hào)不同相對(duì)位置處的毛刺全部檢 巧。到，保證了檢測(cè)率。
[0059] 5.檢測(cè)結(jié)構(gòu)在實(shí)際使用中的靈敏性
[0060] 由上述原理分析可知，為了提高該檢測(cè)結(jié)構(gòu)在實(shí)際使用時(shí)的靈敏性，需要在由電 磁故障注入攻擊導(dǎo)致電源電壓發(fā)生變化時(shí)，環(huán)形振蕩器的輸出頻率變化越大越好，從而使 輸出的振蕩信號(hào)產(chǎn)生一個(gè)毛刺，W方便后面組合邏輯延時(shí)比較結(jié)構(gòu)檢測(cè)到。根據(jù)環(huán)形振蕩 器輸出信號(hào)的頻率公式可知，頻率相對(duì)電源電壓的變化是：
[0062] 因此實(shí)際使用時(shí)，可W通過增大晶體管的溝道寬度Wpff，減小反相器的晶體管數(shù)目 N來提高靈敏度。
[0063] 若電磁干擾信號(hào)較弱，W致電源電壓的變化較小，不足W使探測(cè)器檢測(cè)到時(shí)，由于 此時(shí)的攻擊也同樣無法引起電路運(yùn)算出錯(cuò)，因此可W不必考慮運(yùn)種情況。
[0064] 6.使用核屯、檢測(cè)結(jié)構(gòu)構(gòu)建電路整體探測(cè)結(jié)構(gòu) W65] 如圖6所示，是利用核屯、檢測(cè)結(jié)構(gòu)（電磁攻擊探測(cè)器）內(nèi)嵌于原始電路之中，實(shí)現(xiàn) 最終檢測(cè)結(jié)構(gòu)的示意圖。
[0066] 圖中最外側(cè)的方框代表整個(gè)電路忍片，右下角的空屯、方框代表電路中的核屯、敏感 單元（例如AES加密模塊的S盒），其余的黑色實(shí)屯、方框代表上述的電磁攻擊探測(cè)器。在使 用之前，首先需要對(duì)該探測(cè)器的組合邏輯延時(shí)模塊Dl和D2進(jìn)行調(diào)試，使其延時(shí)等于環(huán)形振 蕩器輸出信號(hào)周期的3/4。然后根據(jù)電路面積和安全性的需求，將一定數(shù)量的該探測(cè)器內(nèi)嵌 于原始電路之中。例如電路忍片的面積足夠，并且對(duì)安全性要求較高時(shí)，可W多嵌入一定數(shù) 量的探測(cè)器。
[0067] 為了達(dá)到最好的效果，既需要保持較小的面積，又有足夠的安全性，可W有選擇地 進(jìn)行探測(cè)器布局。對(duì)于核屯、敏感模塊，探測(cè)器的布局相對(duì)密一些，對(duì)于電路其余部分，探測(cè) 器的布局可W相對(duì)稀松。
[0068] 本發(fā)明的一個(gè)具體實(shí)例如圖6所示，使用前先確定電路的核屯、敏感單元（攻擊者 最可能攻擊的位置），然后根據(jù)電路總體面積、電路空余面積W及所需忍片安全程度運(yùn)=項(xiàng) 參數(shù)確定所需電磁攻擊探測(cè)器的數(shù)量，將其均勻分布于原始電路之中，然后對(duì)于核屯、敏感 單元，適當(dāng)增加一定數(shù)量的電磁攻擊探測(cè)器內(nèi)嵌與其中。本發(fā)明的保護(hù)范圍并不W上述實(shí) 施方式為限，本領(lǐng)域普通技術(shù)人員根據(jù)本發(fā)明所掲示內(nèi)容所作的等效修飾或變化，皆應(yīng)納 入保護(hù)范圍。
【主權(quán)項(xiàng)】
1. 一種用于集成電路檢測(cè)電磁故障注入攻擊探測(cè)器，其特征是，結(jié)構(gòu)為：Al、A2、A3、 A4、A5為5個(gè)反相器，級(jí)聯(lián)形成環(huán)形振蕩器，環(huán)形振蕩器經(jīng)反相器B緩沖后輸出的振蕩信號(hào) 一路直接輸入到組合邏輯延時(shí)比較結(jié)構(gòu)Detectorl中，另一路經(jīng)過反相器C的反向，輸入到 另一個(gè)組合邏輯延時(shí)比較結(jié)構(gòu)Detectorf中；實(shí)現(xiàn)延時(shí)功能的組合邏輯D1和觸發(fā)器E1組 成了Detector1，組合邏輯D2和觸發(fā)器E2組成了Detector2 ;兩個(gè)Detector的輸入信號(hào)連 接到該Detector的觸發(fā)器輸入端；兩個(gè)Detector的輸入信號(hào)經(jīng)過該Detector的組合邏輯 輸出到該Detector的觸發(fā)器時(shí)鐘輸入端；兩個(gè)Detector的輸出經(jīng)過一個(gè)或門F得到最終 的報(bào)警信號(hào)Alarm。2. 如權(quán)利要求1所述的用于集成電路檢測(cè)電磁故障注入攻擊探測(cè)器，其特征是，通過 增大環(huán)形振蕩器中反相器內(nèi)晶體管的溝道寬度Wrff，減小反相器的晶體管數(shù)目N來提高靈 敏度。3. -種用于集成電路檢測(cè)電磁故障注入攻擊探測(cè)方法，其特征是，用于集成電路檢測(cè) 電磁故障注入攻擊探測(cè)方法，借助前述探測(cè)器實(shí)現(xiàn)，并包括下列步驟，首先對(duì)探測(cè)器的組合 邏輯延時(shí)模塊D1和D2進(jìn)行調(diào)試，使其延時(shí)等于環(huán)形振蕩器輸出信號(hào)周期的3/4 ;然后根據(jù) 電路面積和安全性的需求，將一定數(shù)量的探測(cè)器內(nèi)嵌于需要保護(hù)的集成電路之中。4. 如權(quán)利要求3所述的用于集成電路檢測(cè)電磁故障注入攻擊探測(cè)方法，其特征是，對(duì) 于需要保護(hù)的集成電路內(nèi)核心敏感模塊，探測(cè)器的布局相對(duì)密一些，對(duì)于電路其余部分，探 測(cè)器的布局相對(duì)稀松。
【專利摘要】本發(fā)明涉及信息安全、密碼學(xué)與加密電路，為加密電路等信息安全相關(guān)集成電路提供針對(duì)電磁故障注入攻擊的檢測(cè)，保證在攻擊發(fā)生時(shí)能夠及時(shí)進(jìn)行響應(yīng)。為此，本發(fā)明采取的技術(shù)方案是，用于集成電路檢測(cè)電磁故障注入攻擊探測(cè)器，結(jié)構(gòu)為：A1、A2、A3、A4、A5為5個(gè)反相器，級(jí)聯(lián)形成環(huán)形振蕩器，環(huán)形振蕩器經(jīng)反相器B緩沖后輸出的振蕩信號(hào)一路直接輸入到組合邏輯延時(shí)比較結(jié)構(gòu)Detector1中，另一路經(jīng)過反相器C的反向，輸入到另一個(gè)組合邏輯延時(shí)比較結(jié)構(gòu)Detector2中；兩個(gè)Detector的輸入信號(hào)經(jīng)過該Detector的組合邏輯輸出到該Detector的觸發(fā)器時(shí)鐘輸入端。本發(fā)明主要應(yīng)用于集成電路安全設(shè)計(jì)。
【IPC分類】G06F21/75, H04L9/00, G06F21/76, H04L9/32, G06F11/10, H04L9/06
【公開號(hào)】CN105391542
【申請(qǐng)?zhí)枴緾N201510695426
【發(fā)明人】趙毅強(qiáng), 劉阿強(qiáng), 何家驥, 李躍輝
【申請(qǐng)人】天津大學(xué)
【公開日】2016年3月9日
【申請(qǐng)日】2015年10月22日