若識別出由BPDU表項控制的協(xié)議在CPU的協(xié)議找中已運行，即可根據(jù)協(xié)議 的MAC地址生成BPDU表項，并對該BPDU表項設(shè)置對應(yīng)的隊列優(yōu)先級。
[0041] W IS-IS協(xié)議為例，若識別出所述CPU中的IS-IS協(xié)議已運行，即可根據(jù)IS-IS協(xié) 議的報文特征MAC地址生成BPDU表項。例如IS-IS協(xié)議的MAC地址為0X01，0X80,0XC2， 0X00,0X14 ;0X01，0X80,0XC2,0X00,0X15 ;0X01，0X80,0X2B，0X00,0X05。郝么其該 BPDU 表項 可W為：
[0042]
[0043] 表 1
[0044] 表1示出根據(jù)開啟協(xié)議模塊協(xié)議的MAC地址建立的BPDU表項，僅是為進一步理解 本發(fā)明的示例，并不用于限制本發(fā)明實施例中BPDU表項的具體內(nèi)容。在對IS-IS協(xié)議生成 BPDU表項后，為該BPDU表項設(shè)置對應(yīng)的隊列優(yōu)先級，假設(shè)為其設(shè)置的隊列優(yōu)先級為7,郝么 在轉(zhuǎn)發(fā)芯片接收到目的MAC地址與表1匹配的二層報文時，則將該二層報文根據(jù)該BPDU表 項對應(yīng)隊列優(yōu)先級7添加至隊列優(yōu)先級為7的報文轉(zhuǎn)發(fā)隊列中。
[0045] 另外，本發(fā)明實施例對于CPU協(xié)議找內(nèi)未運行的協(xié)議，即協(xié)議模塊未開啟的協(xié)議， 本發(fā)明實施例中可W不為其生成A化或者BPDU表項，轉(zhuǎn)發(fā)芯片在接收到與未運行的協(xié)議相 關(guān)的報文時，可W將該報文添加至隊列優(yōu)先級最低的報文轉(zhuǎn)發(fā)隊列中。
[0046] 綜上所述，各種控制策略W及對應(yīng)的報文特征可W如下表所示：
[0047]
[0048] 表 2
[0049] 表2示出各控制策略W及報文特征的對應(yīng)關(guān)系，僅是為進一步理解本發(fā)明的示 例，并不用于限制本發(fā)明實施例中各控制策略W及報文特征的對應(yīng)關(guān)系的具體內(nèi)容。
[0050] 步驟102,將所述控制策略下發(fā)至所述轉(zhuǎn)發(fā)芯片，W使所述轉(zhuǎn)發(fā)芯片將命中所述控 制策略中報文特征的報文添加至與所設(shè)隊列優(yōu)先級對應(yīng)的報文轉(zhuǎn)發(fā)隊列中。
[0051] 根據(jù)上述生成控制策略后，將所述控制策略下發(fā)至所述轉(zhuǎn)發(fā)芯片，使得轉(zhuǎn)發(fā)芯片 在接收到報文后，將報文與各控制策略進行匹配，并將匹配所述控制策略中報文特征的報 文根據(jù)與其對應(yīng)的隊列優(yōu)先級添加至對應(yīng)的報文轉(zhuǎn)發(fā)隊列中。
[0052]
[0053] 表 3
[0054] 表3示出報文特征匹配項與各隊列優(yōu)先級的對應(yīng)關(guān)系表項，僅是為進一步理解本 發(fā)明的示例，并不用于限制本發(fā)明實施例中報文特征匹配項與各隊列優(yōu)先級的對應(yīng)關(guān)系表 項的具體內(nèi)容。
[0055] 轉(zhuǎn)發(fā)芯片在接收到外部設(shè)備發(fā)送的報文后，解析出報文的報文特征，并將報文的 報文特征與表3的報文轉(zhuǎn)發(fā)隊列中的各報文特征進行匹配，在匹配到報文轉(zhuǎn)發(fā)隊列的某條 報文特征時，將該報文根據(jù)對應(yīng)的隊列優(yōu)先級添加至對應(yīng)隊列優(yōu)先級的報文轉(zhuǎn)發(fā)隊列中。 轉(zhuǎn)發(fā)芯片根據(jù)各報文轉(zhuǎn)發(fā)隊列的隊列優(yōu)先級順序由高至低的將報文上送至CPU處理。送樣 一來，便可W保證隊列優(yōu)先級高的報文轉(zhuǎn)發(fā)隊列中的重要報文可W優(yōu)先上送CPU處理。其 中，表3中所示的隊列限速表示將對應(yīng)的報文轉(zhuǎn)發(fā)隊列中的報文向CPU上送時的最高速率， 該初始的隊列限速可W由開發(fā)人員根據(jù)測試結(jié)果而定。
[0056] 本發(fā)明實施例中，雖然可W通過控制策略中將重要的報文添加至隊列優(yōu)先級高的 報文轉(zhuǎn)發(fā)隊列中，使得轉(zhuǎn)發(fā)芯片將優(yōu)先級高的重要報文優(yōu)先上送至CPU處理。但是，若攻擊 者發(fā)送大量的隊列優(yōu)先級高的報文對設(shè)備進行攻擊時，仍難W避免報文轉(zhuǎn)發(fā)隊列被大量報 文阻塞，導(dǎo)致優(yōu)先級較低的報文得不到處理。為此，本發(fā)明可已在將控制策略下發(fā)至轉(zhuǎn)發(fā)芯 片之前為所述隊列優(yōu)先級對應(yīng)的報文轉(zhuǎn)發(fā)隊列設(shè)置權(quán)重值，權(quán)重值為各報文轉(zhuǎn)發(fā)隊列發(fā)送 報文的比重，W使轉(zhuǎn)發(fā)芯片根據(jù)所述權(quán)重值確定每個報文轉(zhuǎn)發(fā)隊列在每個上送周期所上送 報文的報文數(shù)量。
[0057] 另外，轉(zhuǎn)發(fā)芯片還可W使用所述權(quán)重值按照WRR(Wei曲ted Round Robin,加權(quán)循 環(huán)調(diào)度算法）、腫'Q(Wei曲ted Fair如euing,加權(quán)公平排隊）、DRR值eficit Round Robin,虧 空輪詢算法）等調(diào)度算法計算出為所述報文轉(zhuǎn)發(fā)隊列分配的隊列速率，保證報文轉(zhuǎn)發(fā)隊列 中的報文向CPU上送時的最高速率不超過計算出的隊列限速值。
[005引 W下W使用所述權(quán)重值按照WRR調(diào)度算法為例計算隊列速率。
[0059] 具體地，W轉(zhuǎn)發(fā)芯片端口有8個報文轉(zhuǎn)發(fā)隊列為例，WRR可為每個報文轉(zhuǎn)發(fā)隊列 (queue?~queueO)配置一個權(quán)重值，與queue?~queueO對應(yīng)的權(quán)重值依次為w7、w6、w5、 w4、w3、w2、wl、w0。假設(shè)轉(zhuǎn)發(fā)芯片的端口總帶寬為100 Mbps,為各報文轉(zhuǎn)發(fā)隊列配置的權(quán)重 值為5、5、3、3、1、1、1、1 (依次對應(yīng)w7、w6、w5、w4、w3、w2、wl、wO)。郝么轉(zhuǎn)發(fā)芯片首先根據(jù) 所述權(quán)重值確定出每個報文轉(zhuǎn)發(fā)隊列在每個上送周期所上送報文的報文數(shù)量，再在每個所 述上送周期，根據(jù)所述報文轉(zhuǎn)發(fā)隊列的隊列優(yōu)先級從高到低的順序，按照確定的每個報文 轉(zhuǎn)發(fā)隊列的報文數(shù)量將報文上次至CPU。其中所述周期在每個所述上送周期，根據(jù)所述報文 轉(zhuǎn)發(fā)隊列的隊列優(yōu)先級從高到低的順序，按照確定的每個報文轉(zhuǎn)發(fā)隊列的報文數(shù)量將報文 上次至CPU可W為多種方式，例如：
[0060] 第一種方式；根據(jù)分配的權(quán)重值確定出在每個上送周期內(nèi)queue? W及queue6的 上送報文數(shù)量分別為5, queues W及queue4上送報文數(shù)量為3, queue3-queue 0上送報文 數(shù)量為1。本實施方式可W將所述上送周期分為五輪依次上送，每一輪的各個報文轉(zhuǎn)發(fā)隊列 中最多上送一個報文，并根據(jù)各報文轉(zhuǎn)發(fā)隊列的隊列優(yōu)先級由高至低地輪詢上送至CPU,如 表4所示：
[0061]
[0062] 表 4
[0063] 表4示出在上送周期中的每一輪可上送報文的報文轉(zhuǎn)發(fā)隊列，其僅是為進一步理 解本發(fā)明的示例，并不用于限制本發(fā)明實施例中在上送周期中的每一輪可上送報文的報文 轉(zhuǎn)發(fā)隊列的具體內(nèi)容。
[0064] 第二種方式；根據(jù)分配的權(quán)重值確定出在每個上送周期內(nèi)queue? W及queues的 上送報文數(shù)量分別為5, queues W及queue4上送報文數(shù)量為3, queue3-queue 0上送報文 數(shù)量為1。郝么本實施方式可W在所述上送周期根據(jù)各報文轉(zhuǎn)發(fā)隊列的隊列優(yōu)先級由高至 低地依次上送至CPU,即根據(jù)所述權(quán)重值將隊列優(yōu)先級最高的queue?中的5個報文發(fā)送成 功后，再發(fā)送隊列優(yōu)先級次高的queues中的5個報文，并W此循環(huán)。
[006引最后使用WRR計算出為各報文轉(zhuǎn)發(fā)隊列分配的隊列限速。其中，為w7、w6分別分 配的帶寬為：
[0066] 100Mbps巧/(5+5+3+3+1+1+1+1) = 25Mbit/s
[0067] 為w5、w4分別分配的帶寬為：
[0068] 100Mbps*3/(5+5+3+3+l+l+l+l) = 15Mbit/s
[0069] 為w3、w2、wl、w0分別分配的帶寬為：
[0070] 100Mbps*!/(5+5+3+3+1+1+1+1) = 5Mbit/s
[0071] 在計算出為各報文轉(zhuǎn)發(fā)隊列分配的帶寬后，使用該計算出的為各報文轉(zhuǎn)發(fā)隊列分 配的帶寬更新表4所示的隊列限速。并在根據(jù)所述隊列優(yōu)先級順序?qū)⒏鲌笪霓D(zhuǎn)發(fā)隊列中對 應(yīng)報文數(shù)量的報文輪詢上送至CPU時，其各報文轉(zhuǎn)發(fā)隊列中報文上送的最高速率不得超過 計算出的隊列限速。
[0072] 在將報文上送CPU的過程中，如果某個報文轉(zhuǎn)發(fā)隊列為空，郝么可W立即由下一 個報文轉(zhuǎn)發(fā)隊列上送報文，送樣帶寬資源即可W得到充分的利用，又可W保證每個報文轉(zhuǎn) 發(fā)隊列都可W獲得一定的服務(wù)時間W及一定的帶寬，避免在隊列優(yōu)先級高的報文轉(zhuǎn)發(fā)隊列 擁塞或采用SP調(diào)度時，隊列優(yōu)先級低的報文轉(zhuǎn)發(fā)隊列中的報文長時間得不到服務(wù)的缺點。
[0073] 步驟103,接收所述轉(zhuǎn)發(fā)芯片根據(jù)所述報文轉(zhuǎn)發(fā)隊列的隊列優(yōu)先級順序上送的報 文。
[0074] 由于轉(zhuǎn)發(fā)芯片發(fā)送的報文是根據(jù)各報文轉(zhuǎn)發(fā)隊列的隊列優(yōu)先級順序上送的，因此 在每個所述上送周期，CPU可接收轉(zhuǎn)發(fā)芯片根據(jù)所述報文轉(zhuǎn)發(fā)隊列的隊列優(yōu)先級從高到低 的順序，按照確定的每個報文轉(zhuǎn)發(fā)隊列的報文數(shù)量上送報文。在CPU接收到轉(zhuǎn)發(fā)芯片發(fā)送 的報文時，根據(jù)接收的報文依次進行處理，即可保證首先處理的報文為需優(yōu)先處理的重要 報文，還避免了因為報文轉(zhuǎn)發(fā)隊列阻塞而丟棄重要的報文，造成網(wǎng)絡(luò)故障等現(xiàn)象。
[00巧]本發(fā)明還提供了一種應(yīng)用于網(wǎng)絡(luò)設(shè)備的報文處理裝置，請參考圖2,為本發(fā)明報文 處理裝置所在網(wǎng)絡(luò)設(shè)備的硬件架構(gòu)示意圖，其基本硬件環(huán)境包括CPU、內(nèi)存、轉(zhuǎn)發(fā)芯片、非易 失性存儲器W及其他硬件。圖3為該報文處理裝置的邏輯結(jié)構(gòu)示意圖，其從本質(zhì)上說是一 個