一種可配置協(xié)議轉(zhuǎn)換狀態(tài)機(jī)電路結(jié)構(gòu)及協(xié)議配置方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及芯片設(shè)計(jì)技術(shù)領(lǐng)域，特別涉及一種可配置協(xié)議轉(zhuǎn)換狀態(tài)機(jī)電路結(jié)構(gòu)及協(xié)議配置方法。
【背景技術(shù)】
[0002]隨著服務(wù)器應(yīng)用領(lǐng)域的不斷發(fā)展，高端服務(wù)器的應(yīng)用需求已經(jīng)進(jìn)入了一個(gè)重要階段。復(fù)雜的體系結(jié)構(gòu)實(shí)現(xiàn)支持高端服務(wù)器系統(tǒng)實(shí)現(xiàn)高性能指標(biāo)、高安全性、高可用性、高可靠性等特點(diǎn)。這就需要網(wǎng)絡(luò)控制類芯片控制多路處理器系統(tǒng)，使系統(tǒng)內(nèi)部報(bào)文傳輸達(dá)到高效可靠、安全穩(wěn)定。而對(duì)于該類的控制芯片的實(shí)現(xiàn)來說，協(xié)議狀態(tài)轉(zhuǎn)換表的電路實(shí)現(xiàn)是此芯片系統(tǒng)的核心。這種情況下，協(xié)議的完備性和復(fù)雜的可實(shí)現(xiàn)性是系統(tǒng)能否成功的關(guān)鍵。
[0003]鑒于專用定制芯片一次性設(shè)計(jì)的巨大投入和不可修改性，在進(jìn)行芯片協(xié)議設(shè)計(jì)的過程中，需要保證協(xié)議的完備性和絕對(duì)正確性。但是隨著技術(shù)的發(fā)展，各種協(xié)議復(fù)雜性日趨增大，在有限的時(shí)間和資源情況下，需要設(shè)計(jì)出一套完備的正確的協(xié)議規(guī)則往往會(huì)存在巨大的風(fēng)險(xiǎn)，需要花費(fèi)天量的時(shí)間進(jìn)行驗(yàn)證以保證設(shè)計(jì)的收斂和完備性。常用的解決此類問題的方式有兩種:(I)在系統(tǒng)級(jí)通過價(jià)格高昂的協(xié)議仿真軟件對(duì)所設(shè)計(jì)的協(xié)議狀態(tài)轉(zhuǎn)換表進(jìn)行系統(tǒng)級(jí)仿真，并結(jié)合cpu處理器仿真模型進(jìn)行寄存器傳輸級(jí)的大規(guī)模仿真，通過大量時(shí)間大量數(shù)據(jù)場(chǎng)景下的仿真來保證協(xié)議設(shè)計(jì)和系統(tǒng)設(shè)計(jì)的正確性和完備性；(2)搭建實(shí)際的驗(yàn)證平臺(tái)，通過大規(guī)模的FPGA與CPU處理器在真實(shí)環(huán)境真實(shí)應(yīng)用中對(duì)協(xié)議狀態(tài)轉(zhuǎn)換表進(jìn)行長(zhǎng)時(shí)間大規(guī)模的驗(yàn)證。
[0004]以上兩種驗(yàn)證方式都能通過作為系統(tǒng)設(shè)計(jì)正確性和完備性的保證。但這樣方式具有很大的局限性，受限于FPGA本身資源和速度，難以對(duì)龐大的芯片系統(tǒng)完全進(jìn)行移植與保持一致，對(duì)電路的驗(yàn)證只能是的局部的和針對(duì)性的，而不是全方位無死角的驗(yàn)證。同時(shí)，由于FPGA速度的關(guān)系只能驗(yàn)證在慢速環(huán)境中，系統(tǒng)的工作情況，和實(shí)際芯片工作在高速情況下同樣不是一種完全一致性的驗(yàn)證。對(duì)于仿真和系統(tǒng)級(jí)的驗(yàn)證，由于仿真速度的限制，在有限的設(shè)計(jì)驗(yàn)證時(shí)間內(nèi)對(duì)系統(tǒng)驗(yàn)證的覆蓋率始終與FPGA尚且存在數(shù)量級(jí)上的差距，很難能夠全面完整的驗(yàn)證到所有的電路設(shè)計(jì)。
[0005]基于上述問題，本發(fā)明設(shè)計(jì)了一種可配置協(xié)議轉(zhuǎn)換狀態(tài)機(jī)電路結(jié)構(gòu)及協(xié)議配置方法。

【發(fā)明內(nèi)容】

[0006]本發(fā)明為了彌補(bǔ)現(xiàn)有技術(shù)的缺陷，提供了一種簡(jiǎn)單高效的可配置協(xié)議轉(zhuǎn)換狀態(tài)機(jī)電路結(jié)構(gòu)及協(xié)議配置方法。
[0007]本發(fā)明是通過如下技術(shù)方案實(shí)現(xiàn)的:
一種可配置協(xié)議轉(zhuǎn)換狀態(tài)機(jī)電路結(jié)構(gòu)，其特征在于:包括flash存儲(chǔ)器，全局復(fù)位控制模塊和協(xié)議轉(zhuǎn)換狀態(tài)機(jī)，所述協(xié)議轉(zhuǎn)換狀態(tài)機(jī)包括寄存器，狀態(tài)編碼模塊，狀態(tài)匹配模塊和狀態(tài)譯碼模塊，所述寄存器，狀態(tài)編碼模塊和狀態(tài)譯碼模塊均連接到狀態(tài)匹配模塊； 所述全局復(fù)位控制模塊連接到協(xié)議轉(zhuǎn)換狀態(tài)機(jī)，所述flash存儲(chǔ)器通過上電配置接口連接到寄存器，所述flash存儲(chǔ)器連接有片外讀寫接口 ；
所述狀態(tài)編碼模塊連接有協(xié)議報(bào)文輸入接口，所述狀態(tài)匹配模塊連接有協(xié)議調(diào)試片外讀取接口，所述狀態(tài)譯碼模塊連接有報(bào)文分發(fā)處理接口。
[0008]本發(fā)明可配置協(xié)議轉(zhuǎn)換狀態(tài)機(jī)電路結(jié)構(gòu)的協(xié)議配置方法，其特征在于包括以下步驟:
(1)第一次上電工作之前，通過flash存儲(chǔ)器的片外讀寫接口將新的協(xié)議轉(zhuǎn)換狀態(tài)編碼寫入到flash存儲(chǔ)器中去，所述協(xié)議轉(zhuǎn)換狀態(tài)編碼為包括當(dāng)前狀態(tài)和下一狀態(tài)的二進(jìn)制編碼；
(2)在系統(tǒng)復(fù)位階段，協(xié)議轉(zhuǎn)換狀態(tài)機(jī)通過上電配置接口將需要配置的協(xié)議轉(zhuǎn)換狀態(tài)編碼從flash存儲(chǔ)器中讀出，寫入到協(xié)議轉(zhuǎn)換狀態(tài)機(jī)電路的寄存器中去，全部成功寫入后，通知全局復(fù)位控制模塊寫入完成；
(3)全局復(fù)位控制模塊收到寫入完成信號(hào)后，系統(tǒng)復(fù)位結(jié)束，需要配置的協(xié)議轉(zhuǎn)換狀態(tài)編碼從寄存器讀出，進(jìn)入到狀態(tài)匹配模塊，同時(shí)協(xié)議報(bào)文通過協(xié)議報(bào)文輸入接口進(jìn)入狀態(tài)編碼模塊進(jìn)行編碼處理，編碼后的結(jié)果進(jìn)入狀態(tài)匹配模塊與協(xié)議轉(zhuǎn)換狀態(tài)機(jī)的當(dāng)前狀態(tài)編碼匹配，匹配成功后，將下一狀態(tài)編碼輸出到狀態(tài)譯碼模塊進(jìn)行譯碼處理，通過報(bào)文分發(fā)處理接口將生成的各種報(bào)文處理分發(fā)。
[0009]所述步驟(3)中，當(dāng)出現(xiàn)無法匹配的協(xié)議轉(zhuǎn)換當(dāng)前狀態(tài)編碼，匹配不成功時(shí)，通過協(xié)議調(diào)試片外讀取接口將不匹配協(xié)議值編碼輸出到片外，通過系統(tǒng)級(jí)的分析解決，重新修正協(xié)議轉(zhuǎn)換規(guī)則，然后回到步驟(I)。
[0010]所述步驟(3)中，如果沒有出現(xiàn)不可匹配的協(xié)議轉(zhuǎn)換狀態(tài)編碼，則直接回到步驟
(2)。
[0011 ]本發(fā)明的有益效果是:該可配置協(xié)議轉(zhuǎn)換狀態(tài)機(jī)電路結(jié)構(gòu)及協(xié)議配置方法，通過可配置的狀態(tài)轉(zhuǎn)換電路和可加載可編程修改的flash存儲(chǔ)器電路，使得芯片協(xié)議轉(zhuǎn)換的可實(shí)現(xiàn)性從固定變?yōu)榭筛淖?，從而?duì)于芯片設(shè)計(jì)過程中的風(fēng)險(xiǎn)可以做到很好的控制，對(duì)于協(xié)議細(xì)節(jié)的驗(yàn)證不再要求十分完備，因而加速整個(gè)芯片設(shè)計(jì)流程，對(duì)于驗(yàn)證資源的需求也相應(yīng)降低，電路結(jié)構(gòu)因而得以簡(jiǎn)化，從整體上降低了整個(gè)芯片系統(tǒng)設(shè)計(jì)的難度，顯著減少開發(fā)時(shí)間。
【附圖說明】
[0012]附圖1為本發(fā)明可配置協(xié)議轉(zhuǎn)換狀態(tài)機(jī)電路結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0013]為了使本發(fā)明所要解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行詳細(xì)的說明。應(yīng)當(dāng)說明的是，此處所描述的具體實(shí)施例僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0014]該可配置協(xié)議轉(zhuǎn)換狀態(tài)機(jī)電路結(jié)構(gòu)，包括flash存儲(chǔ)器，全局復(fù)位控制模塊和協(xié)議轉(zhuǎn)換狀態(tài)機(jī)，所述協(xié)議轉(zhuǎn)換狀態(tài)機(jī)包括寄存器，狀態(tài)編碼模塊，狀態(tài)匹配模塊和狀態(tài)譯碼模塊，所述寄存器，狀態(tài)編碼模塊和狀態(tài)譯碼模塊均連接到狀態(tài)匹配模塊； 所述全局復(fù)位控制模塊連接到協(xié)議轉(zhuǎn)換狀態(tài)機(jī)，所述flash存儲(chǔ)器通過上電配置接口連接到寄存器，所述flash存儲(chǔ)器連接有片外讀寫接口 ；
所述狀態(tài)編碼模塊連接有協(xié)議報(bào)文輸入接口，所述狀態(tài)匹配模塊連接有協(xié)議調(diào)試片外讀取接口，所述狀態(tài)譯碼模塊連接有報(bào)文分發(fā)處理接口。
[001