国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      一種分布式系統(tǒng)中的設(shè)備及其同步方法_4

      文檔序號:9790690閱讀:來源:國知局
      刻,將該1588報文經(jīng)過所述主交換盤轉(zhuǎn)發(fā)給所述第一 PHY芯片;
      [0140]所述時鐘盤從所述主交換盤接收1588報文后,根據(jù)1588協(xié)議處理所接收的1588報文前還包括:
      [0141]所述第一PHY芯片在收到所述主交換盤轉(zhuǎn)發(fā)的1588報文時記錄第二發(fā)送時刻,并計算所述第二發(fā)送時刻和第二接收時刻相隔的時間長度,將計算結(jié)果填充到該1588報文的CF域中,將該1588報文轉(zhuǎn)發(fā)給所述處理芯片。
      [0142]本可選方案可以過濾設(shè)備內(nèi)部的駐留時間抖動,同步性能高。
      [0143]本實施例的一種可選方案中,所述的方法還包括:
      [0144]當(dāng)所述設(shè)備插入新的業(yè)務(wù)盤時,所述時鐘盤的第一PHY芯片獲取本PHY芯片的時間戳,在所獲取的時間戳上加上預(yù)定的時間長度得到預(yù)計時刻,將預(yù)計時刻通過板間通信發(fā)送給所述新的業(yè)務(wù)盤的第二 PHY芯片;所述新的業(yè)務(wù)盤的第二 PHY芯片保存通過板間通信收到的所述預(yù)計時刻;
      [0145]所述第一PHY芯片在所述預(yù)計時刻到達(dá)時,發(fā)送幀同步信號給所述新的業(yè)務(wù)盤的第二 PHY芯片;所述新的業(yè)務(wù)盤的第二 PHY芯片當(dāng)收到所述幀同步信號時,將時間基準(zhǔn)校準(zhǔn)到所保存的所述預(yù)計時刻。
      [0146]其它實施細(xì)節(jié)可參見實施例一。
      [0147]本領(lǐng)域普通技術(shù)人員可以理解上述方法中的全部或部分步驟可通過程序來指令相關(guān)硬件完成,所述程序可以存儲于計算機可讀存儲介質(zhì)中,如只讀存儲器、磁盤或光盤等??蛇x地,上述實施例的全部或部分步驟也可以使用一個或多個集成電路來實現(xiàn)。相應(yīng)地,上述實施例中的各模塊/單元可以采用硬件的形式實現(xiàn),也可以采用軟件功能模塊的形式實現(xiàn)。本發(fā)明不限制于任何特定形式的硬件和軟件的結(jié)合。
      [0148]雖然本發(fā)明所揭露的實施方式如上,但所述的內(nèi)容僅為便于理解本發(fā)明而采用的實施方式,并非用以限定本發(fā)明。任何本發(fā)明所屬領(lǐng)域內(nèi)的技術(shù)人員,在不脫離本發(fā)明所揭露的精神和范圍的前提下,可以在實施的形式及細(xì)節(jié)上進(jìn)行任何的修改與變化,但本發(fā)明的專利保護(hù)范圍,仍須以所附的權(quán)利要求書所界定的范圍為準(zhǔn)。
      【主權(quán)項】
      1.一種分布式系統(tǒng)中的設(shè)備,包括:主交換盤、一個或多個業(yè)務(wù)盤; 其特征在于,還包括: 時鐘盤,用于產(chǎn)生1588報文,經(jīng)過所述主交換盤轉(zhuǎn)發(fā)給所述業(yè)務(wù)盤;從所述主交換盤接收1588報文,根據(jù)1588協(xié)議處理所接收的1588報文; 所述業(yè)務(wù)盤用于將從所述主交換盤接收的1588報文輸出到所述設(shè)備的外部;將從所述設(shè)備的外部接收的1588報文經(jīng)過所述主交換盤轉(zhuǎn)發(fā)給所述時鐘盤。2.如權(quán)利要求1所述的設(shè)備,其特征在于,所述時鐘盤包括: 處理芯片及第一物理層PHY芯片; 所述處理芯片用于產(chǎn)生1588報文發(fā)送給所述第一PHY芯片,根據(jù)1588協(xié)議處理從所述第一 PHY芯片所接收的1588報文; 所述第一 PHY芯片用于將從所述處理芯片收到的1588報文經(jīng)過所述主交換盤轉(zhuǎn)發(fā)給所述業(yè)務(wù)盤;將從所述主交換盤收到的1588報文轉(zhuǎn)發(fā)給所述處理芯片; 所述業(yè)務(wù)盤包括: 第二PHY芯片,用于將從所述主交換盤收到的1588報文輸出到所述設(shè)備的外部;當(dāng)從所述設(shè)備的外部接收到1588報文時,將該1588報文經(jīng)過所述主交換盤轉(zhuǎn)發(fā)給所述第一 PHY芯片。3.如權(quán)利要求2所述的設(shè)備,其特征在于: 所述主交換盤還用于在第一時刻發(fā)送幀同步信號給所述第一 PHY芯片和第二 PHY芯片;所述第一 PHY芯片和第二 PHY芯片還用于將從同一時鐘源接收的頻率信號作為工作頻率,當(dāng)接收到所述幀同步信號時將時間基準(zhǔn)校準(zhǔn)到預(yù)定時刻。4.如權(quán)利要求3所述的設(shè)備,其特征在于: 所述第一時刻由所述時鐘盤、主交換盤及業(yè)務(wù)盤通過板間通信協(xié)商確定。5.如權(quán)利要求3所述的設(shè)備,其特征在于: 所述預(yù)定時刻為所述第一PHY芯片或第二PHY芯片收到所述幀同步信號時,本芯片所保存的時刻;所保存的時刻為默認(rèn)時刻,或通過板間通信收到的時刻。6.如權(quán)利要求3所述的設(shè)備,其特征在于,還包括: 現(xiàn)場可編程門陣列FPGA; 所述主交換盤還用于當(dāng)所述設(shè)備中在位的盤都正常啟動后,輸出系統(tǒng)時鐘給所述FPGA ; 所述FPGA用于對所述系統(tǒng)時鐘進(jìn)行分頻,產(chǎn)生所述頻率信號,發(fā)送給所述第一 PHY芯片和第二 PHY芯片。7.如權(quán)利要求2?6任一項所述的設(shè)備,其特征在于: 所述第一PHY芯片還用于在收到所述處理芯片發(fā)送的1588報文時,在該1588報文中記錄第一接收時刻;在收到所述主交換盤轉(zhuǎn)發(fā)的1588報文時記錄第二發(fā)送時刻,并計算所述第二發(fā)送時刻和第二接收時刻相隔的時間長度,將計算結(jié)果填充到該1588報文的CF域中;所述第二 PHY芯片還用于在收到所述主交換盤轉(zhuǎn)發(fā)的1588報文時記錄第一發(fā)送時刻,并計算第一發(fā)送時刻和所述第一接收時刻相隔的時間長度,將計算結(jié)果填充到該1588報文的CF域中;當(dāng)從所述設(shè)備的外部接收到1588報文時,在該1588報文中記錄所述第二接收時刻。8.如權(quán)利要求2?6任一項所述的設(shè)備,其特征在于: 所述第一PHY芯片還用于當(dāng)所述設(shè)備插入新的業(yè)務(wù)盤時,獲取本PHY芯片的時間戳,在所獲取的時間戳上加上預(yù)定的時間長度得到預(yù)計時刻,將預(yù)計時刻通過板間通信發(fā)送給所述新的業(yè)務(wù)盤的第二 PHY芯片;在所述預(yù)計時刻到達(dá)時,發(fā)送幀同步信號給所述新的業(yè)務(wù)盤的第二 PHY芯片。9.如權(quán)利要求8所述的設(shè)備,其特征在于: 所述第一PHY芯片、第二PHY芯片分別包括:用于接收頻率信號的第一同步管腳、用于接收幀同步信號的第二同步管腳; 所述第一 PHY芯片的第二同步管腳還用于在所述預(yù)計時刻到達(dá)時,發(fā)送所述第一 PHY芯片產(chǎn)生的幀同步信號給所述新的業(yè)務(wù)盤的第二 PHY芯片。10.—種分布式系統(tǒng)中的設(shè)備的同步方法,應(yīng)用于權(quán)利要求1?8中任一項所述的設(shè)備中,包括: 所述時鐘盤產(chǎn)生1588報文,經(jīng)過所述主交換盤轉(zhuǎn)發(fā)給所述業(yè)務(wù)盤; 所述業(yè)務(wù)盤將從所述主交換盤接收的1588報文輸出到所述設(shè)備的外部; 所述業(yè)務(wù)盤將從所述設(shè)備的外部接收的1588報文經(jīng)過所述主交換盤轉(zhuǎn)發(fā)給所述時鐘盤; 所述時鐘盤根據(jù)1588協(xié)議處理從所述主交換盤接收的1588報文。11.如權(quán)利要求10所述的方法,其特征在于,還包括: 所述主交換盤在第一時刻發(fā)送幀同步信號;所述時鐘盤的第一物理層PHY芯片、和所述業(yè)務(wù)盤的第二 PHY芯片當(dāng)接收到所述幀同步信號時將時間基準(zhǔn)校準(zhǔn)到預(yù)定時刻; 所述第一PHY芯片和第二PHY芯片從同一時鐘源接收頻率信號,以所述頻率信號作為工作頻率。12.如權(quán)利要求11所述的方法,其特征在于,所述主交換盤在第一時刻發(fā)送幀同步信號前還包括: 所述時鐘盤、主交換盤及業(yè)務(wù)盤通過板間通信協(xié)商確定所述第一時刻。13.如權(quán)利要求11所述的方法,其特征在于: 所述預(yù)定時刻為所述第一PHY芯片或第二PHY芯片收到所述幀同步信號時,本芯片所保存的時刻;所保存的時刻為默認(rèn)時刻,或通過板間通信收到的時刻。14.如權(quán)利要求11所述的方法,其特征在于,所述第一PHY芯片和第二PHY芯片從同一時鐘源接收的頻率信號前還包括: 所述主交換盤當(dāng)所述設(shè)備中在位的盤都正常啟動后,輸出系統(tǒng)時鐘; 所述設(shè)備中的現(xiàn)場可編程門陣列FPGA對所述系統(tǒng)時鐘進(jìn)行分頻,產(chǎn)生所述頻率信號,發(fā)送給所述第一 PHY芯片和第二 PHY芯片。15.如權(quán)利要求10?14中任一項所述的方法,其特征在于,所述時鐘盤產(chǎn)生1588報文,經(jīng)過所述主交換盤轉(zhuǎn)發(fā)給所述業(yè)務(wù)盤包括:所述時鐘盤的處理芯片產(chǎn)生1588報文發(fā)送給所述時鐘盤的第一PHY芯片;所述第一PHY芯片在收到所述處理芯片發(fā)送的1588報文時,在該1588報文中記錄第一接收時刻,將該1588報文經(jīng)過所述主交換盤轉(zhuǎn)發(fā)給所述業(yè)務(wù)盤; 所述業(yè)務(wù)盤將從所述主交換盤接收的1588報文輸出到所述設(shè)備的外部包括:所述業(yè)務(wù)盤的第二 PHY芯片在收到所述主交換盤轉(zhuǎn)發(fā)的1588報文時記錄第一發(fā)送時刻,并計算第一發(fā)送時刻和所述第一接收時刻相隔的時間長度,將計算結(jié)果填充到該1588報文的CF域中,將該1588報文輸出到所述設(shè)備的外部; 所述業(yè)務(wù)盤將從所述設(shè)備的外部接收的1588報文經(jīng)過所述主交換盤轉(zhuǎn)發(fā)給所述時鐘盤包括:所述第二 PHY芯片當(dāng)從所述設(shè)備的外部接收到1588報文時,在該1588報文中記錄所述第二接收時刻,將該1588報文經(jīng)過所述主交換盤轉(zhuǎn)發(fā)給所述第一 PHY芯片; 所述時鐘盤從所述主交換盤接收1588報文后,根據(jù)1588協(xié)議處理所接收的1588報文前還包括:所述第一 PHY芯片在收到所述主交換盤轉(zhuǎn)發(fā)的1588報文時記錄第二發(fā)送時刻,并計算所述第二發(fā)送時刻和第二接收時刻相隔的時間長度,將計算結(jié)果填充到該1588報文的CF域中,將該1588報文轉(zhuǎn)發(fā)給所述處理芯片。16.如權(quán)利要求10?14中任一項所述的方法,其特征在于,還包括: 當(dāng)所述設(shè)備插入新的業(yè)務(wù)盤時,所述時鐘盤的第一PHY芯片獲取本PHY芯片的時間戳,在所獲取的時間戳上加上預(yù)定的時間長度得到預(yù)計時刻,將預(yù)計時刻通過板間通信發(fā)送給所述新的業(yè)務(wù)盤的第二 PHY芯片;所述新的業(yè)務(wù)盤的第二 PHY芯片保存通過板間通信收到的所述預(yù)計時刻; 所述第一PHY芯片在所述預(yù)計時刻到達(dá)時,發(fā)送幀同步信號給所述新的業(yè)務(wù)盤的第二PHY芯片;所述新的業(yè)務(wù)盤的第二 PHY芯片當(dāng)收到所述幀同步信號時,將時間基準(zhǔn)校準(zhǔn)到所保存的所述預(yù)計時刻。
      【專利摘要】一種分布式系統(tǒng)中的設(shè)備及其同步方法;所述設(shè)備包括:主交換盤、一個或多個業(yè)務(wù)盤;時鐘盤,用于產(chǎn)生1588報文,經(jīng)過所述主交換盤轉(zhuǎn)發(fā)給所述業(yè)務(wù)盤;從所述主交換盤接收1588報文,根據(jù)1588協(xié)議處理所接收的1588報文;所述業(yè)務(wù)盤用于將從所述主交換盤接收的1588報文輸出到所述設(shè)備的外部;將從所述設(shè)備的外部接收的1588報文經(jīng)過所述主交換盤轉(zhuǎn)發(fā)給所述時鐘盤。本發(fā)明能夠在采用分布式時鐘盤的情況下實現(xiàn)設(shè)備1588協(xié)議的功能。
      【IPC分類】H04J3/06
      【公開號】CN105553595
      【申請?zhí)枴緾N201510944328
      【發(fā)明人】焦勇, 邱喜紅
      【申請人】瑞斯康達(dá)科技發(fā)展股份有限公司
      【公開日】2016年5月4日
      【申請日】2015年12月16日
      當(dāng)前第4頁1 2 3 4 
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1