基于X86平臺通用cpu的高性能嵌入式相機(jī)系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[000?]本發(fā)明涉及高性能嵌入式相機(jī)，特別是一種基于X86平臺通用cpu的高性能嵌入式相機(jī)系統(tǒng)。
【背景技術(shù)】
[0002]傳統(tǒng)的嵌入式相機(jī)基本采用專用數(shù)字信號處理器(dsp)進(jìn)行處理，這勢必導(dǎo)致需要較強(qiáng)專業(yè)型人才，即使在專業(yè)部門培養(yǎng)這樣的專業(yè)人士也需要投入的精力和經(jīng)費(fèi)相對而言都較大。即使有這樣的專業(yè)人士，針對特定的相機(jī)種類的硬件平臺(接口、工作模式)均不一樣，勢必導(dǎo)致需要針對每個不同的型號dsp需要大量的開發(fā)周期和開發(fā)經(jīng)費(fèi)?，F(xiàn)在存在的利用X86架構(gòu)的Arm進(jìn)行相機(jī)開發(fā)實(shí)例，但是這樣相機(jī)用在普通監(jiān)控范圍，或者簡單的拍照沒有問題，但是涉及到需要對采集圖像作數(shù)字化分析時，其性能即存在嚴(yán)重不足的問題。
[0003]此外，通用cpu的計算能力相對于嵌入式dsp而言，運(yùn)算速度較慢，不能實(shí)時進(jìn)行數(shù)據(jù)的處理，導(dǎo)致不能再嵌入式的高性能數(shù)據(jù)處理中充當(dāng)主處理器。通用cpu的應(yīng)用僅僅是通用計算機(jī)和筆記本之類的領(lǐng)域，主要是因為其功耗以及功耗導(dǎo)致需要較高性能的散熱、較大尺寸的散熱，當(dāng)然還包括額外需要的電源模塊來保證系統(tǒng)穩(wěn)定的工作。通用cpu的設(shè)計布局較大，一塊通用cpu的硬件pcb通常都需要大約15cmX 15cm左右，如果包括上述電源模塊，做成嵌入式系統(tǒng)很難受限于B1s的開發(fā)難度大，導(dǎo)致很多特定工作環(huán)境，需要特殊硬件結(jié)構(gòu)時，相對于專業(yè)dsp而言硬件pcb設(shè)計難度較大。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種基于X86平臺通用cpu的高性能嵌入式相機(jī)系統(tǒng)，以克服現(xiàn)有技術(shù)中存在的缺陷。
[0005]為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案是:一種基于X86平臺通用cpu的高性能嵌入式相機(jī)系統(tǒng)，包括:前端傳感器模塊、FPGA信息采集模塊以及X86架構(gòu)信息主處理模塊;所述前端傳感器模塊將采集的圖像數(shù)據(jù)傳送至所述FPGA信息采集模塊;所述FPGA信息采集模塊對所述圖像數(shù)據(jù)進(jìn)行轉(zhuǎn)換處理后，發(fā)送至所述X86架構(gòu)信息主處理模塊進(jìn)行信息處理;所述X86架構(gòu)信息主處理模塊經(jīng)信息處理后提取預(yù)設(shè)需求信息，并將該預(yù)設(shè)需求信息傳輸至一數(shù)據(jù)接收端。
[0006]在本發(fā)明一實(shí)施例中，所述前端傳感器模塊包括:(XDSENSOR芯片單元、CXD供電控制單元、AD轉(zhuǎn)換單元以及CCD接口單元;所述CCD SENSOR芯片單元分別與所述CCD供電控制單元以及所述AD轉(zhuǎn)換單元相連;所述CCD供電控制單元以及所述AD轉(zhuǎn)換單元分別與所述C⑶接口單元相連。
[0007]在本發(fā)明一實(shí)施例中，所述FPGA信息采集模塊包括:FPGA芯片單元、經(jīng)第一標(biāo)準(zhǔn)接口與所述FPGA芯片單元相連的網(wǎng)絡(luò)接口單元、經(jīng)16位并行總線與所述FPGA芯片單元相連的第一 DDR接口單元、經(jīng)八位數(shù)據(jù)接口與所述FPGA芯片單元相連的模擬接口單元、經(jīng)第一 4x接口與所述FPGA芯片單元相連的第一 PCIE接口單元、經(jīng)第一 SPI接口與所述FPGA芯片單元相連的第一 FLAH接口單元、經(jīng)第二 SPI接口與所述FPGA芯片單元相連的加密接口單元、經(jīng)第二標(biāo)準(zhǔn)接口與所述FPGA芯片單元相連的字符芯片單元以及經(jīng)第三標(biāo)準(zhǔn)接口與所述FPGA芯片單元相連的重力感應(yīng)單元。
[0008]在本發(fā)明一實(shí)施例中，所述FPGA信息采集模塊包括一FPGA采集板;所述FPGA采集板上設(shè)置有第一標(biāo)準(zhǔn)PCIE4x接口、FLASH芯片、第一溫濕度芯片、FPGA芯片、第一DDR芯片、第一網(wǎng)絡(luò)接口、第一指示燈、2x串口、第一顯示接口、FPGA電源、Gps、FPGA電源接口以及AD接
□ O
[0009]在本發(fā)明一實(shí)施例中，所述FPGA信息采集模塊對所述圖像數(shù)據(jù)的轉(zhuǎn)換處理包括圖像格式轉(zhuǎn)換與圖像壓縮。
[0010]在本發(fā)明一實(shí)施例中，所述X86架構(gòu)信息主處理模塊包括:X86芯片單元、南橋芯片單元、Rocket 1單元、經(jīng)第二4x接口與所述X86芯片單元相連的第二PICE接口、經(jīng)顯示接口與所述X86芯片單元相連的HDMI接口、經(jīng)64位總線與所述X86芯片單元相連的第二DDR接口單元、經(jīng)SATA接口與所述X86芯片單元相連的SATA接口單元、經(jīng)第四標(biāo)準(zhǔn)接口與所述南橋芯片單元相連的Minipcie接口、經(jīng)第五標(biāo)準(zhǔn)接口與所述南橋芯片單元相連的Lan接口單元、經(jīng)USB接口與所述南橋芯片單元相連的USB接口單元以及分別與所述Rocket 1單元相連的第二FLASH單元、溫濕度單元、串口單元、GP1單元、看門狗單元、Gps單元、timer單元;所述X86架構(gòu)信息主處理模通過所述第二 PICE接口或所述Lan接口單元，并經(jīng)所述FPGA信息采集模塊中的第一 PICE接口或網(wǎng)絡(luò)接口單元與所述FPGA信息采集模塊進(jìn)行數(shù)據(jù)傳輸。
[0011]在本發(fā)明一實(shí)施例中，所述X86架構(gòu)信息主處理模塊包括一X86架構(gòu)信息主處理板;所述X86架構(gòu)信息主處理板上設(shè)置有:第二標(biāo)準(zhǔn)PCIE4x接口、SATA接口、B1S FLASH芯片、第二DDR芯片、CPU芯片、南橋芯片、Minipcielx接口、第二溫濕度芯片、看門狗、加密FLAH芯片、X86電源、第二顯示接口、4x串口、第二網(wǎng)絡(luò)接口、第一USB接口、第二USB接口、第二指示燈以及X86電源接口；所述X86架構(gòu)信息主處理板經(jīng)所述第二標(biāo)準(zhǔn)PCIE4x接口或所述第二網(wǎng)絡(luò)接口，經(jīng)所述FPGA信息采集模塊中FPGA采集板上的第一標(biāo)準(zhǔn)PCIE4x接口或第一網(wǎng)絡(luò)接口與所述FPGA采集板進(jìn)行數(shù)據(jù)傳輸。
[0012]在本發(fā)明一實(shí)施例中，所述CPU芯片為intel處理器或amd處理器。
[0013]在本發(fā)明一實(shí)施例中，所述數(shù)據(jù)接收端為一服務(wù)器。
[0014]在本發(fā)明一實(shí)施例中，還包括一電源模塊;所述電源模塊為所述X86架構(gòu)信息主處理模塊提供12V至24V的供電電壓;所述X86架構(gòu)信息主處理模塊為所述FPGA信息采集模塊提供5V以及12V的供電電壓;所述FPGA信息采集模塊為所述前端傳感器模塊提供5V以及12V的供電電壓;所述電源模塊為FPGA信息采集模塊提供12V的供電電壓。
[0015]相較于現(xiàn)有技術(shù)，本發(fā)明具有以下有益效果:本發(fā)明所提出的一種基于X86平臺通用cpu的高性能嵌入式相機(jī)系統(tǒng)，利用X86架構(gòu)的通用cpu作為高清信息處理的平臺，從而降低了系統(tǒng)開發(fā)難度、減少了產(chǎn)品的研發(fā)周期、降低了對專業(yè)人員的要求;采用通用的x86架構(gòu)的系統(tǒng)，利于后續(xù)的系統(tǒng)升級改進(jìn)和功能的擴(kuò)展;系統(tǒng)整個設(shè)計采用了模塊化的方式，硬件的升級更加方便、而且利于將來的系統(tǒng)維護(hù)和故障定位，通過配置相應(yīng)的資源可以實(shí)時監(jiān)控平臺的工作狀態(tài)。
【附圖說明】
[0016]圖1為本發(fā)明基于X86平臺通用cpu的高性能嵌入式相機(jī)系統(tǒng)中嵌入式方案的原理框圖。
[0017]圖2為本發(fā)明基于X86平臺通用cpu的高性能嵌入式相機(jī)系統(tǒng)中信息處理的信號流向圖。
[0018]圖3為本發(fā)明基于X86平臺通用cpu的高性能嵌入式相機(jī)系統(tǒng)中FPGA采集板的電路設(shè)計框圖。
[0019]圖4為本發(fā)明基于X86平臺通用cpu的高性能嵌入式相機(jī)系統(tǒng)中X86架構(gòu)信息主處理板的電路設(shè)計框圖。
[0020]圖5為本發(fā)明基于X86平臺通用cpu的高性能嵌入式相機(jī)系統(tǒng)中供電原理框圖。
[0021]圖6為本發(fā)明一實(shí)施例中基于x86架構(gòu)高性能相機(jī)結(jié)構(gòu)的側(cè)面示意圖。
[0022]【標(biāo)號說明】:1-X86架構(gòu)信息主處理板;2-FPGA采集板;3-Sensor及Ad轉(zhuǎn)換板;4-標(biāo)準(zhǔn)移動硬盤托架;5-第一電路板支撐架;6-第二電路板支撐架;7-CPU芯片;8 -Minipcie接口。
【具體實(shí)施方式】
[0023]下面結(jié)合附圖，對本發(fā)明的技術(shù)方案進(jìn)行具體說明。
[0024]本發(fā)明提供一種基于X86平臺的嵌入式方式應(yīng)用到現(xiàn)在的高清相機(jī)開發(fā)，應(yīng)用于高清相機(jī)的監(jiān)視處理系統(tǒng)，實(shí)現(xiàn)了主流的高性能相機(jī)和通用計算機(jī)結(jié)合，大大降低了高清嵌入式相機(jī)的開發(fā)難度，利用計算機(jī)強(qiáng)大的計算能力來處理高清圖像信息，提高相機(jī)的穩(wěn)定性和可靠性。
[0025]目前以X86架構(gòu)的處理器已經(jīng)從單核變成多核的工作模式，而且單核上能夠進(jìn)行多線程的運(yùn)算，已經(jīng)大大提高了運(yùn)算能力，達(dá)到作為嵌入式核心控制部件的性能。而且隨著UEFI技術(shù)的出現(xiàn)，B1S的開發(fā)難度大幅度降低，且可以在線更新，降低了硬件PCB設(shè)計難度。
[0026]進(jìn)一步的，在本實(shí)施例中，如圖1所示以及圖2所示，本發(fā)明提供一種基于X86平臺通用cpu的高性能嵌入式相機(jī)系統(tǒng)，包括:前端傳感器模塊、FPGA信息采集模塊以及X86架構(gòu)信息主處理模塊;前端傳感器模塊將采集的圖像數(shù)據(jù)傳送至FPGA信息采集模塊;FPGA信息采集模塊對圖像數(shù)據(jù)進(jìn)行轉(zhuǎn)換處理后，即進(jìn)行圖像格式轉(zhuǎn)換與圖像壓縮，發(fā)送至X86架構(gòu)信息主處理模塊進(jìn)行信息處理;X86架構(gòu)信息主處理模塊經(jīng)信息處理后提取預(yù)設(shè)需求信息，并將該預(yù)設(shè)需求信息傳輸至一數(shù)據(jù)接收端。
[0027]進(jìn)一步的，在本實(shí)施例中，如圖1所示，前端傳感器模塊包括:CXDSENSOR芯片單元、CXD供電控制單元、AD轉(zhuǎn)換單元以及CXD接口單元;CXD SENSOR芯片單元分別與CXD供電控制單元以及AD轉(zhuǎn)換單元相連;CCD供電控制單元以及AD轉(zhuǎn)換單元分別與CCD接口單元相連。
[0028]進(jìn)一步的，在本實(shí)施例中，如圖1所示，F(xiàn)PGA信息采集模塊包括:FPGA芯片單元、經(jīng)第一標(biāo)準(zhǔn)接口與FPGA芯片單元相連的網(wǎng)絡(luò)接口單元、經(jīng)16位并行總線與FPGA芯片單元相連的第一 DDR接口單元、經(jīng)八位數(shù)據(jù)接口與FPGA芯片單元相連的模擬接口單元、經(jīng)第一 4x接口與FPGA芯片單元相連的第一PCIE接口單元、經(jīng)第一SPI接口與FPGA芯片單元相連的第一FLAH接口單元、經(jīng)第二SPI接口與FPGA芯片單元相連的加密接口單元、經(jīng)第二標(biāo)準(zhǔn)接口與FPGA芯片單元相連的字符芯片單元以及經(jīng)第三標(biāo)準(zhǔn)接口與FPGA芯片單元相連的重力感應(yīng)單元。
[0029]進(jìn)一步的，在本實(shí)施例中，如圖3所示，F(xiàn)PGA信息采集模塊包括一FPGA采集板;FPGA采集板上設(shè)置有第一標(biāo)準(zhǔn)PCIE4x接口、FLASH芯片、第一溫濕度芯片、FPGA芯片、第一DDR芯片、第一網(wǎng)絡(luò)接口、第一指示燈、2x串口、第一顯示接口、FPGA電源、Gps、FPGA電源接口以及AD接口。如圖3所示為本實(shí)施例中FPGA采集板各個元器件的布設(shè)示意圖。
[0030]進(jìn)一步的，在本實(shí)施例中，如圖1所示，X86架構(gòu)信息主處理模塊包括:X86芯片單元、南橋芯片單元、Rocket 1單元(也即圖1中的超級1單元)、經(jīng)第二4x接口與X86芯片單元相連的第二PICE接口、經(jīng)顯示接口與X86芯片單元相連的HDMI接口、經(jīng)64位總線與X86芯片單元相連的第二 DDR接口單元、經(jīng)SATA接口與X86芯片單元相連的SATA接口單元、經(jīng)第四標(biāo)準(zhǔn)接口與南橋芯片單元相連的Minipcie接口單元、經(jīng)第五標(biāo)準(zhǔn)接口與南橋芯片單元相連的Lan接口單元、經(jīng)USB接口與南橋芯片單元相連的USB接口單元以及分別與Rocket 1單元相連的第二FLASH單元、溫濕度單元、串口單元、GP1單元、看門狗單元、Gps單元、timer單元;X86架構(gòu)信息主處理模通過第二 PICE接口或Lan接口單元，并經(jīng)FPGA信息采集模塊中的第一 PIC