用于檢測制動網(wǎng)關性能的測試系統(tǒng)的制作方法
【技術領域】
[0001]本發(fā)明實施例涉及通信測試技術領域，尤其涉及一種用于檢測制動網(wǎng)關性能的測試系統(tǒng)。
【背景技術】
[0002]近幾年，我國鐵路保持快速的發(fā)展，HXD3D型電力機車是交流電傳動六軸干線客運電力機車，為200km等級的客運型機車，最大持續(xù)運營速度160km/h，7200KW，為目前國內(nèi)最大功率的客運型機車之一。HXD3D型機車可緩解全路準高速機車運用的緊張狀況，填補中國內(nèi)地交流傳動大功率機車在準高速范圍內(nèi)實際運用的空白。將逐步替代傳統(tǒng)的韶山型電力機車。
[0003]機車配置了最先進的電子控制制動系統(tǒng)，在進行加、減速動作時緩沖很小，避免了傳統(tǒng)旅客列車速度變化時，旅客搖搖晃晃“站不住腳”的現(xiàn)象。在實際運用中，電子控制制動系統(tǒng)信號的傳輸就是機車制動網(wǎng)關實現(xiàn)的。然而，現(xiàn)有技術中，制動網(wǎng)關產(chǎn)品無定期檢測工具，無法檢測制動網(wǎng)關的工作性能是否符合標準，存在一定的安全隱患。

【發(fā)明內(nèi)容】

[0004]針對現(xiàn)有技術的上述缺陷，本發(fā)明實施例提供一種用于檢測制動網(wǎng)關性能的測試系統(tǒng)。
[0005]本發(fā)明一方面提供一種用于檢測制動網(wǎng)關性能的測試系統(tǒng)，包括:
[0006]計算機、測試儀和制動網(wǎng)關，所述測試儀通過與所述計算機進行數(shù)據(jù)交互的第一端口與所述計算機相連接，通過多功能車輛總線MVB端口和高級數(shù)據(jù)鏈路控制HDLC端口與所述制動網(wǎng)關相連接；其中，
[0007]所述計算機，用于通過所述第一端口向所述測試儀發(fā)送MVB總線和/或HDLC總線測試請求命令；
[0008]所述測試儀，用于根據(jù)測試請求命令通過所述MVB端口和/或HDLC端口向所述制動網(wǎng)關發(fā)送測試數(shù)據(jù)，并根據(jù)所述制動網(wǎng)關的反饋信息對應的第一參數(shù)信息、以及與所述測試數(shù)據(jù)對應的第二參數(shù)信息檢測所述制動網(wǎng)關的性能；
[0009]所述制動網(wǎng)關，用于接收所述測試儀發(fā)送的測試數(shù)據(jù)，并向所述測試儀發(fā)送反饋
?目息O
[0010]本發(fā)明實施例提供的用于檢測制動網(wǎng)關性能的測試系統(tǒng)，當測試儀接收到計算機發(fā)送的MVB總線和/或HDLC總線測試請求命令后，通過MVB端口和/或HDLC端口向制動網(wǎng)關發(fā)送測試數(shù)據(jù)，并根據(jù)制動網(wǎng)關的反饋信息對應的第一參數(shù)信息、以及與測試數(shù)據(jù)對應的第二參數(shù)信息檢測制動網(wǎng)關的性能。從而能夠方便高效的檢測制動網(wǎng)關的性能，以便及時發(fā)現(xiàn)存在的安全隱患，提高了機車運行的可靠性。
【附圖說明】
[0011]圖1為本發(fā)明實施例提供的一個用于檢測制動網(wǎng)關性能的測試系統(tǒng)的結構示意圖；
[0012]圖2為本發(fā)明實施例提供的另一個用于檢測制動網(wǎng)關性能的測試系統(tǒng)的結構示意圖；
[0013]圖3為本發(fā)明實施例提供的又一個用于檢測制動網(wǎng)關性能的測試系統(tǒng)的結構示意圖；
[0014]圖4為本發(fā)明實施例提供的再一個用于檢測制動網(wǎng)關性能的測試系統(tǒng)的結構示意圖。
【具體實施方式】
[0015]圖1為本發(fā)明實施例提供的一個用于檢測制動網(wǎng)關性能的測試系統(tǒng)的結構示意圖，如圖1所示，該系統(tǒng)包括:計算機1、測試儀2和制動網(wǎng)關3，測試儀2通過與計算機I進行數(shù)據(jù)交互的第一端口與計算機I相連接，通過多功能車輛總線MVB端口和高級數(shù)據(jù)鏈路控制HDLC端口與制動網(wǎng)關3相連接；其中，計算機1，用于通過所述第一端口向測試儀2發(fā)送MVB總線和/或HDLC總線測試請求命令；測試儀2，用于根據(jù)測試請求命令通過所述MVB端口和/或HDLC端口向制動網(wǎng)關3發(fā)送測試數(shù)據(jù)，并根據(jù)制動網(wǎng)關的反饋信息對應的第一參數(shù)信息、以及與測試數(shù)據(jù)對應的第二參數(shù)信息檢測制動網(wǎng)關3的性能；制動網(wǎng)關3，用于接收測試儀2發(fā)送的測試數(shù)據(jù)，并向測試儀2發(fā)送反饋信息。
[0016]具體地，測試儀一方面通過第一端口與計算機進行數(shù)據(jù)交互，其中，第一端口具體包括:RS232端口和RS485端口，可以根據(jù)實際應用需要進行配置。另一方面，由于HXD3D型機車制動網(wǎng)關依照列車通信網(wǎng)絡TCN標準，控制多功能車輛總線(Multifunct1n VehicleBus，MVB)和高級數(shù)據(jù)鏈路控制(High-Level Data Link Control，HDLC)接口間的信息傳輸。具體地，制動網(wǎng)關與制動控制單元之間為MVB總線通信方式，網(wǎng)關與列車控制和管理系統(tǒng)TCMS之間為HDLC總線通信方式，因此，測試儀通過多功能車輛總線MVB端口和高級數(shù)據(jù)鏈路控制HDLC端口與制動網(wǎng)關相連接，測試儀通過模擬機車工況測試制動網(wǎng)關的通信能力，具體地，當測試制動網(wǎng)關的MVB總線通信能力時，制動網(wǎng)關做MVB設備，測試儀作為制動控制單元，通過計算機收發(fā)數(shù)據(jù)，檢測制動網(wǎng)關的MVB通訊質量；當測試制動網(wǎng)關的HDLC總線通信能力時，制動網(wǎng)關做MVB設備，測試儀作為制動控制單元，通過計算機收發(fā)數(shù)據(jù)，檢測制動網(wǎng)關的MVB通訊質量；制動網(wǎng)關做HDLC設備，測試儀作為TCMS，通過計算機收發(fā)數(shù)據(jù)，檢測制動網(wǎng)關的HDLC通訊質量。
[0017]當需要進行測試時，計算機通過與測試儀之間的第一端口向測試儀發(fā)送MVB總線和/或HDLC總線測試請求命令，具體地，當測試儀接收到計算機發(fā)送的MVB總線測試請求命令之后，通過MVB端口向制動網(wǎng)關發(fā)送測試數(shù)據(jù)，當測試儀接收到計算機發(fā)送的HDLC總線測試請求命令之后，通過HDLC端口向制動網(wǎng)關發(fā)送測試數(shù)據(jù)，當測試儀接收到計算機發(fā)送的MVB總線和HDLC總線測試請求命令之后，通過MVB端口和HDLC端口向制動網(wǎng)關發(fā)送測試數(shù)據(jù)，制動網(wǎng)關接收到測試儀發(fā)送的測試數(shù)據(jù)之后，向測試儀發(fā)送反饋信息，從而測試儀接收到制動網(wǎng)關發(fā)送的反饋信息之后，對反饋信息進行處理獲取與該反饋信息對應的第二參數(shù)信息，并對之前發(fā)送的測試數(shù)據(jù)進行處理獲取與測試數(shù)據(jù)對應的第一參數(shù)信息，然后根據(jù)制動網(wǎng)關的反饋信息對應的第一參數(shù)信息、以及與測試數(shù)據(jù)對應的第二參數(shù)信息檢測制動網(wǎng)關的性能，具體地，測試儀可以通過比較獲取第一參數(shù)信息和第二參數(shù)信息的差值，根據(jù)差值與預設的標準門限值進行比較，確認是否符合標準門限值以檢測制動網(wǎng)關的性能。需要說明的是，參數(shù)信息可以視具體的測試內(nèi)容而定，標準門限值也可以根據(jù)具體的測試內(nèi)容進行調(diào)整，本實施例對此不做限制。
[0018]本實施例提供的用于檢測制動網(wǎng)關性能的測試系統(tǒng)，當測試儀接收到計算機發(fā)送的MVB總線和/或HDLC總線測試請求命令后，通過MVB端口和/或HDLC端口向制動網(wǎng)關發(fā)送測試數(shù)據(jù)，并根據(jù)制動網(wǎng)關的反饋信息對應的第一參數(shù)信息、以及與測試數(shù)據(jù)對應的第一■參數(shù)?目息檢測制動網(wǎng)關的性能。從而能夠方便尚效的檢測制動網(wǎng)關的性能，以便及時發(fā)現(xiàn)存在的安全隱患，提高了機車運行的可靠性。
[0019]圖2為本發(fā)明實施例提供的另一個用于檢測制動網(wǎng)關性能的測試系統(tǒng)的結構示意圖，如圖2所示，基于圖1所示實施例，測試儀2包括:控制器21和處理器22，其中，控制器21分別與所述MVB端口和所述HDLC端口相連接，處理器22與控制器21連接，控制器21，用于根據(jù)測試請求命令通過所述MVB端口和/或HDLC端口向制動網(wǎng)關3發(fā)送測試數(shù)據(jù)，并通過所述MVB端口和所述HDLC端口接收將制動網(wǎng)關3發(fā)送的反饋信息，并將所述測試數(shù)據(jù)和所述反饋信息發(fā)送給處理器22 ;處理器22，用于對所述測試數(shù)據(jù)進行處理獲取第一參數(shù)信息，以及對所述反饋信息進行處理獲取第二參數(shù)信息，并根據(jù)所述第一參數(shù)信息和所述第二參數(shù)信息檢測所述制動網(wǎng)關的性能。
[0020]需要說明的是，處理器可以視具體的測試內(nèi)容而定，以圖3所示實施例進行具體說明，圖3為本發(fā)明實施例提供的又一個用于檢測制動網(wǎng)關性能的測試系統(tǒng)的結構示意圖，所述處理器22包括:示波器221，示波器221，用于對所述測試數(shù)據(jù)進行波形分析輸出第一波形并存儲在本地，當接收到所述控制器發(fā)送的所述制動網(wǎng)關的反饋信息，對所述反饋信息進行波形分析輸出第二波形，并將所述第一波形與所述第二波形進行比較，確定誤差值是否小于預設的門限值，以檢測所述制動網(wǎng)關的性能。
[0021]進一步地，處理器包括22:頻譜儀222，頻譜儀222，用于對所述測試數(shù)據(jù)進行頻譜分析輸出第一頻譜圖并存儲在本地，當接收到所述控制器發(fā)送的所述制動網(wǎng)關的反饋信息，對所述反饋信息進行頻譜分析輸出第二頻譜圖，并將所述第一頻譜圖與所述第二頻譜圖進行比較，確定誤差值是否小于預設的門限值，以檢測所述制動網(wǎng)關的性能。
[0022]進一步地，所述處理器22包括:計時器223，計時器223，用于在本地存儲所述測試數(shù)據(jù)的發(fā)送時間，當接收到所述控制器發(fā)送的所述制動網(wǎng)關的反饋信息，對所述反饋信息的接收時間進行記錄，并將所述發(fā)送時間與所述接收時間進行比較，確定時間差是否小于預設的門限值，以檢測所述制動網(wǎng)關的性能。
[0023]需要說明的是，圖3所示的處理器具體包括:示波器、頻譜儀和計時器，根據(jù)實際應用需要，處理器可以包括任一設備或者上述三種設備的任意組合，處理器也可以根據(jù)具體的測試內(nèi)容不局限于上述三種設備。
[0024]具體地，參見圖2和圖3所示系統(tǒng)，具體實施過程如下:當測試儀接收到計算機發(fā)送的MVB總線測試請求命令之后，控制器通過MVB端口向制動網(wǎng)關發(fā)送測試數(shù)據(jù)，當測試儀接收到計算機發(fā)送的HDLC總線測試請求命令之后，控制器通過HDLC端口向制動網(wǎng)關發(fā)送測試數(shù)據(jù)，當測試儀接收到計算機發(fā)送的MV