進(jìn)行數(shù)據(jù)傳輸前要對(duì)USB控制芯片的固件代碼進(jìn)行編寫，設(shè)定USB的工作模式，以及信號(hào)的 含義，使得設(shè)計(jì)變得靈活，可以根據(jù)控制單元FPGA的需要對(duì)固件代碼進(jìn)行修改。
[0038] 4)存儲(chǔ)單元
[0039]SDRAM是SynchronousDynamicRandomAccessMemory(同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器） 的簡(jiǎn)稱。
[0040]DDR3同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器（SDRAM)采用I. 5v工作電壓，8bit預(yù)讀位，帶寬64位， DDR3目前最高能夠達(dá)到2000Mhz的速度。DDR3是基于雙存儲(chǔ)體的結(jié)構(gòu)，內(nèi)含兩個(gè)交錯(cuò)的 存儲(chǔ)陣列，當(dāng)FPGA芯片從一個(gè)存儲(chǔ)體或陣列訪問數(shù)據(jù)時(shí)，另一個(gè)就已為讀寫數(shù)據(jù)做好了準(zhǔn) 備，通過這兩個(gè)存儲(chǔ)陣列的緊密切換，讀取效率就能得到成倍的提高。
[0041] 選擇型號(hào)：MT41J128M16 - 16Megxl6x8Banks。此型號(hào)特征包括核電壓與I/O電壓 均為1.5V，可以使用雙向差分?jǐn)?shù)據(jù)選通，時(shí)鐘輸入為差分時(shí)鐘（CK，CK#)，可以實(shí)現(xiàn)自刷新 模式，溫度系數(shù)（TC)為0°C至95°C，可以實(shí)現(xiàn)輸出驅(qū)動(dòng)器校準(zhǔn)。
[0042] 5)串行閃存模塊
[0043]SPI-FLASH的主要功能特點(diǎn)包括：具有可擦除功能，擦除后即可進(jìn)行再編程的 FLASH內(nèi)存；可重復(fù)擦除和寫入；斷電后仍能保留數(shù)據(jù)的儲(chǔ)存芯片。
[0044]FPGA控制單元SPI-FLASH芯片（位號(hào)U9)由ATMEL公司生產(chǎn)，型號(hào)為AT45DB161D。 該芯片存儲(chǔ)空間達(dá)到128Mbit，作為FPGA計(jì)算單元的功能性bit文件（一般為幾Mbit，最 大為十幾Mbit)的長(zhǎng)時(shí)間儲(chǔ)存單元使用，完全能夠滿足FPGA計(jì)算單元計(jì)算以及功能驗(yàn)證程 序的存儲(chǔ)要求。
[0045] 選擇AT45DB161D芯片的主要功能特點(diǎn)包括：?jiǎn)坞娫碫CC2V5供電，急流串行接 口 ：66MHz最大時(shí)鐘頻率；兼容SPI模式0和模式3 ;用戶可配置的頁(yè)面大小；支持頁(yè)編程 操作；智能編程操作；靈活的擦除選項(xiàng)：頁(yè)擦除（512bytes)，塊擦除（4Kbytes)，扇區(qū)擦除 (128KbyteS)，芯片擦除（16Mbit);兩個(gè)SRAM數(shù)據(jù)緩沖區(qū)（512/528字節(jié)）；容許接收數(shù)據(jù)的 同時(shí)重新編程閃存陣列；通過整個(gè)陣列連續(xù)讀取的功能；非常適于代碼遮蔽應(yīng)用；低功耗： 7毫安的有效電流值，25yA待機(jī)電流值，15yA深度節(jié)能值。
[0046]FPGA計(jì)算單元SPI-FLASH芯片（位號(hào)U7)由NUM0NYX公司生產(chǎn)，型號(hào)為N25Q128。 該芯片存儲(chǔ)空間達(dá)到128Mbit，作為FPGA計(jì)算單元的功能性bit文件（一般為幾Mbit，最 大為十幾Mbit)的長(zhǎng)時(shí)間儲(chǔ)存單元，完全能夠滿足FPGA計(jì)算單元計(jì)算以及功能驗(yàn)證程序的 存儲(chǔ)要求。
[0047]N25Q128芯片的主要功能特點(diǎn)包括：1. 8V電源電壓，4-Kbyte界別分組擦除引導(dǎo)扇 區(qū)，XIP啟用，串行閃存與108MHz的SPI總線接口SPI兼容串行總線接口，108兆赫（最大） 時(shí)鐘頻率，支持傳統(tǒng)的SPI協(xié)議和新的四I/O或雙I/OSPI協(xié)議，通過易失性或非易失性的 可配置寄存器（使內(nèi)存工作在XIP模式上電后直接）編程/擦除、暫停指令。
[0048] 6)加載電路設(shè)計(jì)
[0049] 根據(jù)SCREEDV2.OFPGA芯片的設(shè)計(jì)要求，兩片F(xiàn)PGA設(shè)計(jì)有如下加載方式。
[0050] ?FPGA控制單元（XC5VLX50):使用JTAG下載線，把硬件程序的mcs文件燒入串行 閃存U9 ;
[0051] ?FPGA計(jì)算單元（XC7K325T):使用JTAG下載線，把計(jì)算單元U5的硬件程序燒入 串行閃存U7中。
[0052] 7)測(cè)量電路設(shè)計(jì)
[0053]FPGA計(jì)算單元和電壓電源芯片是Linear公司的完整的低EMI開關(guān)模式LDO電源 LT3071電源芯片，具有良好的穩(wěn)定性。FPGA計(jì)算單元在進(jìn)行數(shù)據(jù)運(yùn)算時(shí)，核電壓會(huì)發(fā)生波 動(dòng)。SCREEDV2. 0主要功能為監(jiān)測(cè)FPGA計(jì)算單元在進(jìn)行運(yùn)算時(shí)的核電壓波動(dòng)及跌落情況。
[0054]SCREEDV2.0的FPGA計(jì)算單元測(cè)量電路設(shè)計(jì)是對(duì)FPGA計(jì)算單元核電壓輸出的 I.OV進(jìn)行監(jiān)測(cè)，監(jiān)測(cè)方法即對(duì)輸出電壓串聯(lián)較小的電阻（精確反應(yīng)電壓跌落和微小波動(dòng)）， 并在一端接有SM連接器（SM接到示波器，能夠準(zhǔn)確的測(cè)量FPGA計(jì)算單元核電壓電壓跌 落和微小波動(dòng)），跳線J18可短路較小的電阻，作為SM核電壓監(jiān)測(cè)的對(duì)比測(cè)量方式。圖8 為FPGA計(jì)算單元測(cè)量電路原理。
[0055] 3本實(shí)用新型測(cè)試維護(hù)
[0056] 為了實(shí)時(shí)掌握板卡狀態(tài)，方便測(cè)試和維護(hù)，為SCREEDV2. 0添加必要的電源和功能 指示燈，由LED(綠色，D44為紅色）指示燈指示不同的電壓狀態(tài)和系統(tǒng)配置的信息。詳細(xì) 的指示信息如表3所示。
[0057]表3指示燈功能[0058]

[0059] 與現(xiàn)有技術(shù)相比，本實(shí)用新型的積極效果為：
[0060] 本基準(zhǔn)板為算法運(yùn)行提供硬件實(shí)現(xiàn)平臺(tái)，并為算法運(yùn)行過程中的能量消耗信息采 集提供硬件采樣電路。使用該平臺(tái)可以對(duì)FPGA實(shí)現(xiàn)的側(cè)信息進(jìn)行能量分析，電磁分析以及 錯(cuò)誤注入攻擊等，為評(píng)估FPGA實(shí)現(xiàn)的多種抗攻擊能力提供基礎(chǔ)支撐。該設(shè)備具有邏輯容量 大，采樣快捷，可靠性強(qiáng)等特點(diǎn)。
【附圖說明】
[0061]圖ISCREEDV2. 0 系統(tǒng)框圖；
[0062] 圖2電壓轉(zhuǎn)換框圖；
[0063] 圖3時(shí)鐘分配圖；
[0064] 圖4 CY7C68013芯片的功能框圖；
[0065] 圖5 MT41J128M16芯片的功能框圖；
[0066] 圖6 SPIFLASH設(shè)計(jì)原理圖；
[0067] 圖7 N25Q128設(shè)計(jì)原理圖；
[0068] 圖8 FPGA計(jì)算單元測(cè)量電路原理圖。
【具體實(shí)施方式】
[0069] 下面結(jié)合附圖對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)描述。分別從各個(gè)部分的連接以及本 實(shí)用新型最終的使用連接方式上給出比較具體的說明。
[0070] 各種連接方式
[0071] 圖1SCREEDV2. 0系統(tǒng)框圖說明：根據(jù)SCREEDV2. 0的功能需求，它的硬件基本組 件包括
[0072] (1)電源模塊，與FPGA計(jì)算單元（U5)，F(xiàn)PGA控制單元（U6)，存儲(chǔ)單元（SDRAM)，測(cè) 量電路等多個(gè)用電模塊相連，為這些單元提供電源供給。
[0073](2)FPGA計(jì)算單元（U5)，實(shí)現(xiàn)對(duì)應(yīng)算法和功能模塊的具體計(jì)算功能，主要與控制 單元（U6)相連，U6控制U5,給U5傳遞運(yùn)算需要命令以及參數(shù)等。
[0074] (3)FPGA控制單元（U6)，實(shí)現(xiàn)與PC通信數(shù)據(jù)解包與打包數(shù)據(jù)功能，主要與USB芯 片相連，接收USB芯片的并行數(shù)據(jù)以及傳送給USB芯片并行數(shù)據(jù)，與計(jì)算單元U5相連，對(duì)U5 發(fā)出控制命令，進(jìn)行相應(yīng)的計(jì)算功能。
[0075] (4)舊8芯片卬31)，型號(hào)為0￥7068013，實(shí)現(xiàn)舊8傳輸數(shù)據(jù)的串行數(shù)據(jù)轉(zhuǎn)并行數(shù)據(jù) 和并行數(shù)據(jù)轉(zhuǎn)串行數(shù)據(jù)，主要與PC和U6相連。PC通過USB接口與USB芯片相連，為了進(jìn)行 數(shù)據(jù)通信，USB芯片與U6相連進(jìn)行數(shù)據(jù)傳輸。
[0076](5)用于存儲(chǔ)計(jì)算結(jié)果的存儲(chǔ)芯片DDR3SDRAM(U26,型號(hào)為CY7C68013)，此芯片與 U5相連，為了給計(jì)算單元提供計(jì)算空間，可以把U5計(jì)算的結(jié)果暫時(shí)存入到U26中。
[0077](6)SPI-FLASH(U9,型號(hào)為AT45DB161D)，此單元是為了存放FPGA控制單元（U6)固 化程序的，因此與U6相連。
[0078] (7)SPI-FLASH(U7,型號(hào)為N25Q128)，此單元是為了存放FPGA計(jì)算單元的固化程 序的。
[0079] 此外，SCREEDV2.0還包括了板卡正常工作所必需要的一些配置硬件電路及接口， 包括為FPGA芯片提供工作時(shí)鐘的時(shí)鐘芯片；方便其他設(shè)備連接的兩個(gè)通用輸入輸出接口 (GPIO)，分別于U5和U6相連，可以作為它們的輸入輸出接口；多個(gè)擴(kuò)展LED燈，分別連接U5 和U6,作為它們的輸出顯示燈；多個(gè)測(cè)量接口（SMA)，分別連接U5和U6,作為它們的輸出接 口，可以通過此接口測(cè)量一些數(shù)據(jù)；以及一些外圍監(jiān)控電路等。圖中給出的連接即為系統(tǒng)整 體