一種視頻字符疊加電路及電子設(shè)備的制造方法
【技術(shù)領(lǐng)域】
[0001]本實用新型屬于信號處理技術(shù)領(lǐng)域，特別涉及一種視頻字符疊加電路及電子設(shè)備。
【背景技術(shù)】
[0002]視頻傳輸系統(tǒng)依托于芯片技術(shù)的發(fā)展和高保真低延遲的特性，越來越得到更多的普及和應(yīng)用。在視頻傳輸過程中，對視頻進行字符疊加的需求也變得很迫切。在字符疊加時，一般會用白色或其他固定的一種顏色來表示字符的顏色，然后把需要的字符再疊加到視頻上。視頻信號的字符疊加電路已經(jīng)比較成熟，市場上多種檔次的視頻疊加芯片都很常見，這些芯片的字符疊加原理非常類似，都是利用行、場同步信號確定疊加位置，然后在原始視頻信號與字符電平之間進行快速切換。
[0003]但是，傳統(tǒng)的疊加電路一般是利用高速模擬開關(guān)進行視頻切換，因此其電路比較復(fù)雜，而適用于視頻的高速模擬比較容易損壞，在疊加電路斷電而視頻信號仍然存在的時候尤其如此，另外在視頻電纜上存在漏電流的時候也容易造成模擬開關(guān)擊穿失效，同時適用于視頻的高速模擬開關(guān)成本較高，在整個視頻疊加系統(tǒng)中所占的成本比例也比較大。
[0004]因此，現(xiàn)在亟需一種視頻字符疊加電路及電子設(shè)備，使電路更趨向于穩(wěn)定性，使用壽命更長，而且不會由于視頻電纜上存在的漏電問題而導(dǎo)致?lián)舸┦?，并大大降低成本?br>【實用新型內(nèi)容】
[0005]本實用新型提出一種視頻字符疊加電路及電子設(shè)備，解決了現(xiàn)有技術(shù)中視頻字符疊加電路容易損壞而導(dǎo)致不夠穩(wěn)定、經(jīng)常會由于視頻電纜上存在的漏電問題而導(dǎo)致?lián)舸?，并且成本高昂的問題。
[0006]本實用新型的技術(shù)方案是這樣實現(xiàn)的:提供一種視頻字符疊加電路，包括行場同步分離電路，行場同步分離電路輸入端接入視頻信號，行場同步分離電路輸出端連接有字符疊加電路，字符疊加電路的輸出端連接有邏輯電路，邏輯電路的輸出端連接有電平調(diào)理電路，電平調(diào)理電路的輸出端還連接視頻信號，電平調(diào)理電路的輸出端為電路輸出端。
[0007]作為一種優(yōu)選的實施方式，邏輯電路包括第一三態(tài)邏輯門電路、第二三態(tài)邏輯門電路及第三三態(tài)邏輯門電路，第一三態(tài)邏輯門電路的第一輸入端和第二輸入端連接字符疊加電路，第一三態(tài)邏輯門電路的輸出端連接電平調(diào)理電路，第二三態(tài)邏輯門電路的第一輸入端連接字符疊加電路，第二三態(tài)邏輯門電路的第二輸入端接地，第二三態(tài)邏輯門電路的輸出端連接電平調(diào)理電路，第三三態(tài)邏輯門電路的第一輸入端連接字符疊加電路，第三三態(tài)邏輯門電路的第二輸入端接地，第三三態(tài)邏輯門電路的輸出端連接電平調(diào)理電路。
[0008]作為一種優(yōu)選的實施方式，邏輯電路為TTL三態(tài)門電路或者CMOS三態(tài)門電路中的任意一種或者兩種。
[0009]作為一種優(yōu)選的實施方式，電平調(diào)理電路為LC電平調(diào)理電路或者RC電平調(diào)理電路。
[0010]作為一種優(yōu)選的實施方式，電平調(diào)理電路為RC電平調(diào)理電路，RC電平調(diào)理電路包括并聯(lián)的第一電阻、第二電阻，以及第一電阻、第二電阻并聯(lián)后串接的第四電容。
[0011 ] 作為一種優(yōu)選的實施方式，字符疊加電路還連接有諧振電路。
[0012]作為一種優(yōu)選的實施方式，諧振電路為LC諧振電路，LC諧振電路包括首尾相接的第一電容、第二電容及第一電感，第一電容與所述第二電容之間接地，第一電感的兩端連接字符置加電路。
[0013]作為一種優(yōu)選的實施方式，字符疊加電路還連接有復(fù)位電路。
[0014]作為一種優(yōu)選的實施方式，復(fù)位電路包括串聯(lián)的第三電阻和第三電容，第三電阻的另一端接入電源電壓VCC，第三電容的另一端接地。
[0015]另一方面，本實用新型還提供一種電子設(shè)備，包括如上任一項所述的視頻字符疊加電路。
[0016]采用了上述技術(shù)方案后，本實用新型的有益效果是:通過合理設(shè)置第一三態(tài)邏輯門電路、第二三態(tài)邏輯門電路和第三三態(tài)邏輯門電路與第一電阻、第二電阻的參數(shù)使得黑色字符與白色字符的匹配，以及整個疊加電路與視頻的阻抗匹配處于最佳狀態(tài)，無論背景是白色還是黑色都能得到清晰的疊加效果，從而實現(xiàn)最佳的顯示效果；本實用新型通過在字符疊加電路上連接有LC諧振電路，并通過合理設(shè)置電感和電容的值，使得字符疊加電路的功率輸出更加理想，此外本實用新型字符疊加電路還接有復(fù)位電路，并通過合理設(shè)置字符疊加電路與復(fù)位電路的接法，能夠保證其處于穩(wěn)定的工作電壓下，并且在斷開時通過電容充放電進行緩沖，避免對字符疊加電路造成的損壞，此外三態(tài)邏輯門電路具有更高的穩(wěn)定性，即使在發(fā)生漏電時也不容易被擊穿，且成本低廉。
【附圖說明】
[0017]為了更清楚地說明本實用新型實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0018]圖1為本實用新型視頻字符疊加電路的方框原理圖；
[0019]圖2為本實用新型視頻字符疊加電路一種實施方式的電路圖；
[0020]圖3為本實用新型視頻字符疊加電路一種實施方式的運轉(zhuǎn)時序圖；
[0021]圖4為本實用新型電子設(shè)備的方框示意圖。
[0022]圖中，Rl-第一電阻；R2_第二電阻；R3_第三電阻；C1_第一電容；C2_第二電容；C3-第三電容；C4-第四電容；U2A-第一三態(tài)邏輯門電路；U2B-第二三態(tài)邏輯門電路；U2C-第三三態(tài)邏輯門電路；U1-字符疊加芯片；L1-第一電感。
【具體實施方式】
[0023]下面將結(jié)合本實用新型實施例中的附圖，對本實用新型實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例?；诒緦嵱眯滦椭械膶嵤├绢I(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。
[0024]如圖1所示，本實施例視頻字符疊加電路包括行場同步分離電路，行場同步分離電路的輸入端接入視頻信號，行場同步分離電路的輸出端連接有字符疊加電路，字符疊加電路的輸出端連接有邏輯電路，邏輯電路的輸出端連接有電平調(diào)理電路，電平調(diào)理電路的輸出端還連接視頻信號，電平調(diào)理電路的輸出端為本視頻字符疊加電路輸出端。
[0025]具體的，請參考如圖2所示，本實施例中字符疊加電路采用字符疊加芯片U1，如采用NEC6543型號的字符疊加芯片(考慮到實際應(yīng)用，芯片的管腳并未完全示出)，或者采用MB90092芯片，并通過合理設(shè)置電路亦可。
[0026]本實施例中邏輯電路包括第一三態(tài)邏輯門電路U2A、第二三態(tài)邏輯門電路U2B及第三三態(tài)邏輯門電路U2，第一三態(tài)邏輯門電路U2A的第一輸入端和第二輸入端連接字符疊加芯片U1，第一三態(tài)邏輯門電路U2A的輸出端連接電平調(diào)理電路，第二三態(tài)邏輯門電路U2B的第一輸入端連接字符疊加電路，第二三態(tài)邏輯門電路U2B的第二輸入端接地，第二三態(tài)邏輯門電路U2B的輸出端連接電平調(diào)理電路，第三三態(tài)邏輯門電路U2C的第一輸入端連接字符疊加電路，第三三態(tài)邏輯門電路U2C的第二輸入端接地，第三三態(tài)邏輯門電路U2C的輸出端連接電平調(diào)理電路，本實施例中邏輯電路為TTL三態(tài)門電路或者CMOS三態(tài)門電路，TTL三態(tài)門電路或者CMOS三態(tài)門電路的具體類型和接法可以根據(jù)不同情況進行相應(yīng)調(diào)整實現(xiàn)，TTL三態(tài)門電路或者CMOS三態(tài)門電路具有更高的穩(wěn)定性，即使在電纜