一種vga矩陣切換電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及信號(hào)處理領(lǐng)域,尤其涉及一種VGA矩陣切換電路。
【背景技術(shù)】
[0002]傳統(tǒng)對(duì)視頻圖形陣列(Video Graphics Array, VGA)矩陣切換,通常采用美國(guó)ADI公司的芯片實(shí)現(xiàn),如:AD8176等。但是,美國(guó)ADI公司的芯片價(jià)格一直居高不下,且交貨周期長(zhǎng),同時(shí)其內(nèi)部干擾、串?dāng)_也無(wú)法通過(guò)外部改造增減。ADI公司長(zhǎng)期對(duì)矩陣行業(yè)形成價(jià)格壟斷。
[0003]現(xiàn)有技術(shù)中,VGA矩陣切換方法是,基于8選1模擬開(kāi)關(guān)74HC4051+MCU+運(yùn)放的實(shí)現(xiàn)方式,該方法為使用一個(gè)74HC4051模擬開(kāi)關(guān)和1個(gè)MCU,通過(guò)74HC4051模擬開(kāi)關(guān)的引腳分別和VGA信號(hào)的輸入端、單片機(jī)(Micro Controller Unit,MCU)、VGA信號(hào)的輸出端相連,實(shí)現(xiàn)8進(jìn)1出的矩陣切換。
[0004]由此可見(jiàn),現(xiàn)有技術(shù)下,在N進(jìn)1出(N〈 = 8)的情況下,有器件少、成本低、易實(shí)現(xiàn)的優(yōu)勢(shì),但是對(duì)于N進(jìn)Μ出(Ν>8或Μ>1)的情況下,需要的實(shí)現(xiàn)器件很多,不方便布PCB板和生產(chǎn)。
【實(shí)用新型內(nèi)容】
[0005]本實(shí)用新型實(shí)施例提供一種VGA矩陣切換電路,以降低成本、降低信號(hào)間干擾和更易實(shí)現(xiàn)N進(jìn)Μ出(Ν>8或Μ>1)的VGA矩陣切換。
[0006]本實(shí)用新型實(shí)施例提供的具體技術(shù)方案如下:
[0007]—種VGA矩陣切換電路,包括至少三個(gè)模擬開(kāi)關(guān)、一個(gè)復(fù)雜可編程邏輯器件(Complex Programmable Logic Device, CPLD)和一個(gè)主控模塊,其中,
[0008]第一模擬開(kāi)關(guān),分別與VGA信號(hào)中R信號(hào)輸入端和VGA信號(hào)中R信號(hào)輸出端相連,用于將VGA信號(hào)中R信號(hào)輸入端傳送的R信號(hào)切換至VGA信號(hào)中R信號(hào)輸出端;
[0009]第二模擬開(kāi)關(guān),分別與VGA信號(hào)中G信號(hào)輸入端和VGA信號(hào)中G信號(hào)輸出端相連,用于將VGA信號(hào)中G信號(hào)輸入端傳送的G信號(hào)切換至VGA信號(hào)中G信號(hào)輸出端;
[0010]第三模擬開(kāi)關(guān),分別與VGA信號(hào)中B信號(hào)輸入端相連和VGA信號(hào)中B信號(hào)輸出端相連,用于將VGA信號(hào)中B信號(hào)輸入端傳送的B信號(hào)切換至VGA信號(hào)中B信號(hào)輸出端;
[0011 ] CPLD,分別與VGA信號(hào)中HS信號(hào)、VS信號(hào)輸入端和VGA信號(hào)中HS信號(hào)、VS信號(hào)輸出端相連,用于將VGA信號(hào)中HS信號(hào)、VS信號(hào)輸入端傳送的HS信號(hào)和VS信號(hào)切換至VGA信號(hào)中HS信號(hào)、VS信號(hào)輸出端;
[0012]主控模塊,分別與上述第一模擬開(kāi)關(guān)、第二模擬開(kāi)關(guān)、第三模擬開(kāi)關(guān)和上述CPLD相連接,用于在接收到VGA信號(hào)后,關(guān)閉上述第一模擬開(kāi)關(guān)、上述第二模擬開(kāi)關(guān)和上述第三模擬開(kāi)關(guān),并控制上述CPLD進(jìn)行VGA信號(hào)中HS信號(hào)、VS信號(hào)的切換,待切換完畢后,導(dǎo)通上述第一模擬開(kāi)關(guān)進(jìn)行VGA信號(hào)中R信號(hào)的切換,導(dǎo)通上述第二模擬開(kāi)關(guān)進(jìn)行VGA信號(hào)中G信號(hào)的切換,以及導(dǎo)通上述第三模擬開(kāi)關(guān)進(jìn)行VGA信號(hào)中B信號(hào)的切換。
[0013]本實(shí)用新型實(shí)施例中,采用至少三個(gè)模擬開(kāi)關(guān)、一個(gè)CPLD和一個(gè)主控模塊,其中三個(gè)模擬開(kāi)關(guān)分別用于切換VGA信號(hào)中的R信號(hào)、G信號(hào)、B信號(hào),CPLD用于切換VGA信號(hào)中的HS信號(hào)和VS信號(hào),通過(guò)主控模塊的控制,實(shí)現(xiàn)多個(gè)輸入多個(gè)輸出的VGA矩陣的切換,這樣,VGA信號(hào)中的R信號(hào)、G信號(hào)、B信號(hào)、HS信號(hào)和VS信號(hào)都是獨(dú)立切換,模數(shù)分開(kāi),避免了模擬信號(hào)間及模數(shù)信號(hào)間的相互干擾;主控模塊控制CPLD和模擬開(kāi)關(guān)進(jìn)行VGA信號(hào)切換時(shí),完成時(shí)間較短,可以視為是同步切換,不會(huì)出現(xiàn)屏幕花屏、閃爍的問(wèn)題;并且,可以通過(guò)多個(gè)模擬開(kāi)關(guān)進(jìn)行級(jí)聯(lián)的方式,實(shí)現(xiàn)更大規(guī)模的N*M的VGA矩陣切換。
[0014]進(jìn)一步,第一模擬開(kāi)關(guān),通過(guò)第一類(lèi)輸入引腳分別與VGA信號(hào)中R信號(hào)輸入端相連,通過(guò)第一類(lèi)輸出引腳分別與VGA信號(hào)中R信號(hào)輸出端相連,其中,在每個(gè)第一類(lèi)輸出引腳和VGA信號(hào)中R信號(hào)輸出端之間串聯(lián)有第一電阻R1。
[0015]進(jìn)一步,第二模擬開(kāi)關(guān),通過(guò)第二類(lèi)輸入引腳分別與VGA信號(hào)中G信號(hào)輸入端相連,通過(guò)第二類(lèi)輸出引腳分別與VGA信號(hào)中G信號(hào)輸出端相連,其中,在每個(gè)第二類(lèi)輸出引腳和VGA信號(hào)中G信號(hào)輸出端之間串聯(lián)有第二電阻R2。
[0016]進(jìn)一步,第三模擬開(kāi)關(guān),通過(guò)第三類(lèi)輸入引腳分別與VGA信號(hào)中B信號(hào)輸入端相連,通過(guò)第三類(lèi)輸出引腳分別與VGA信號(hào)中B信號(hào)輸出端相連,其中,在每個(gè)第三類(lèi)輸出引腳和VGA信號(hào)中B信號(hào)輸出端之間串聯(lián)有第三電阻R3。
[0017]進(jìn)一步,CPLD,通過(guò)第一類(lèi)普通引腳和VGA信號(hào)中HS信號(hào)、VS信號(hào)輸入端相連,通過(guò)第二類(lèi)普通引腳與VGA信號(hào)中HS信號(hào)、VS信號(hào)輸出端相連,其中,在每個(gè)第二類(lèi)普通引腳和VGA信號(hào)中HS信號(hào)、VS信號(hào)輸出端之間串聯(lián)有第四電阻R4。
[0018]進(jìn)一步,主控模塊,通過(guò)集成電路總線(xiàn)(Inter-1ntegrated Circuit,IIC)接口與上述第一模擬開(kāi)關(guān)的第一串行時(shí)鐘SCL引腳和第一串行數(shù)據(jù)SDA引腳相連,與第二模擬開(kāi)關(guān)的第二 SCL引腳和第二 SDA引腳相連,與第三模擬開(kāi)關(guān)的第三SCL引腳和第三SDA引腳相連,與CPLD的第四SCL引腳和第四SDA引腳相連;其中,上述主控模塊作為IIC總線(xiàn)的主設(shè)備,第一模擬開(kāi)關(guān)、第二模擬開(kāi)關(guān)、第三模擬開(kāi)關(guān)和CPLD作為IIC總線(xiàn)的從設(shè)備。
[0019]進(jìn)一步,第一模擬開(kāi)關(guān)、上述第二模擬開(kāi)關(guān)和上述第三模擬開(kāi)關(guān)均為SGM6514 ;
[0020]上述CPLD 為 EPM240 ;
[0021]上述主控模塊為IIC總線(xiàn)主設(shè)備的控制器。
【附圖說(shuō)明】
[0022]圖1為本實(shí)用新型實(shí)施例中VGA矩陣切換電路原理示意圖;
[0023]圖2為本實(shí)用新型實(shí)施例中CPLD的電路圖;
[0024]圖3為本實(shí)用新型實(shí)施例中SGM6514_a的原理圖;
[0025]圖4為本實(shí)用新型實(shí)施例中SGM6514_b的原理圖;
[0026]圖5為本實(shí)用新型實(shí)施例中SGM6514_c的原理圖;
[0027]圖6為本實(shí)用新型實(shí)施例中VGA矩陣切換方法流程示意圖。
【具體實(shí)施方式】
[0028]下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖,對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述,顯然,所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例,并不是全部的實(shí)施例。基于本實(shí)用新型中的實(shí)施例,本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例,都屬于本實(shí)用新型保護(hù)的范圍。
[0029]以降低成本、降低信號(hào)間干擾和更易實(shí)現(xiàn)N進(jìn)Μ出(Ν>8或Μ>1)的VGA矩陣切換,本實(shí)用新型實(shí)施例中,采用至少三個(gè)模擬開(kāi)關(guān)、一個(gè)復(fù)雜可編程邏輯器件(ComplexProgrammable Logic Device,CPLD)和一個(gè)主控模塊,其中三個(gè)模擬開(kāi)關(guān)分別用于切換VGA信號(hào)中的R信號(hào)、G信號(hào)、B信號(hào),CPLD用于切換VGA信號(hào)中的HS信號(hào)和VS信號(hào),通過(guò)主控模塊的控制,實(shí)現(xiàn)多個(gè)輸入多個(gè)輸出的VGA矩陣的切換。
[0030]本實(shí)用新型實(shí)施例中,參閱圖1所示,為VGA矩陣切換電路,包括至少三個(gè)模擬開(kāi)關(guān)、一個(gè)CPLD和一個(gè)主控模塊,其中,
[0031]第一模擬開(kāi)關(guān)11,分別與VGA信號(hào)中R信號(hào)輸入端和VGA信號(hào)中R信號(hào)輸出端相連,用于將VGA信號(hào)中R信號(hào)輸入端傳送的R信號(hào)切換至VGA信號(hào)中R信號(hào)輸出端;
[0032]第二模擬開(kāi)關(guān)12,分別與VGA信號(hào)中G信號(hào)輸入端和VGA信號(hào)中G信號(hào)輸出端相連,用于將VGA信號(hào)中G信號(hào)輸入端傳送的G信號(hào)切換至VGA信號(hào)中G信號(hào)輸出端;
[0033]第三模擬開(kāi)關(guān)13,分別與VGA信號(hào)中B信號(hào)輸入端相連和VGA信號(hào)中B信號(hào)輸出端相連,用于將VGA信號(hào)中B信號(hào)輸入端傳送的B信號(hào)切換至VGA信號(hào)中B信號(hào)輸出端;
[0034]CPLD10,分別與VGA信號(hào)中HS信號(hào)、VS信號(hào)輸入端和VGA信號(hào)中HS信號(hào)、VS信號(hào)輸出端相連,用于將VGA信號(hào)中HS信號(hào)、VS信號(hào)輸入端傳送的HS信號(hào)和VS信號(hào)切換至VGA信號(hào)中HS信號(hào)、VS信號(hào)輸出端;
[0035]主控模塊14,分別與第一模擬開(kāi)關(guān)11、第二模擬開(kāi)關(guān)12、第三模擬開(kāi)關(guān)13和CPLD10相連接,用于在接收到VGA信號(hào)后,關(guān)閉第一模擬開(kāi)關(guān)11、第二模擬開(kāi)關(guān)12和第三模擬開(kāi)關(guān)13,并控制CPLD10進(jìn)行VGA信號(hào)中HS信號(hào)、VS信號(hào)的切換,待切換完畢后,導(dǎo)通第一模擬開(kāi)關(guān)11進(jìn)行VGA信號(hào)中R信號(hào)的切換,導(dǎo)通第二模擬開(kāi)關(guān)12進(jìn)行VGA信號(hào)中G信號(hào)的切換,以及導(dǎo)通第三模擬開(kāi)關(guān)13進(jìn)行VGA信號(hào)中B信號(hào)的切換。
[0036]進(jìn)一步地,第一模擬開(kāi)關(guān)11,