晶體管的制造方法
【技術領域】
[0001] 本發(fā)明涉及半導體器件制造領域，特別涉及一種晶體管的制造方法。
【背景技術】
[0002] 隨著集成電路制造技術的不斷發(fā)展，MOS晶體管的特征尺寸也越來越小，為了降低 MOS晶體管柵極的寄生電容、提高器件速度，高K柵介電層與金屬柵極的柵極結構被引入到 MOS晶體管中。
[0003] "后柵（Gate-Last) "工藝被廣泛地應用于高K柵介電層與金屬柵極的制造工藝 中。與"前柵（Gate-First)"工藝相比，后柵工藝制作的器件可以避免源區(qū)或漏區(qū)退火對晶 體管其他結構的影響。因此采用后柵工藝制作的器件穩(wěn)定性更高。
[0004] 參考圖1至圖3,示出了現有技術一種采用后柵工藝的晶體管制造方法的示意圖。
[0005] 參考圖1，提供半導體襯底100,所述半導體襯底100上形成保護層101，在所述保 護層101上形成偽柵102,在所述偽柵側壁形成側墻103,在所述偽柵102之間形成層間介 質層104。
[0006] 參考圖2,去除所述偽柵102和保護層101，形成溝槽110。
[0007] 參考圖3,向所述溝槽110內填充柵介電層和金屬材料，以形成金屬柵電極，對所 述晶體管進行平坦化處理，直至露出層間介質層104,形成金屬柵。
[0008] 然而，在對上述工藝形成的晶體管檢測時發(fā)現晶體管易發(fā)生失效，成品率低。

【發(fā)明內容】

[0009] 本發(fā)明解決的問題是提供一種晶體管的制造方法，提高所形成的晶體管的成品 率。
[0010] 為解決上述問題，本發(fā)明提供一種晶體管的制造方法，包括：
[0011] 提供半導體襯底；
[0012] 在所述半導體襯底上依次形成保護層、刻蝕阻擋層、偽柵材料層；
[0013] 對偽柵材料層、刻蝕阻擋層和保護層進行第一刻蝕，形成偽柵以及位于偽柵下方 的剩余刻蝕阻擋層和剩余保護層；
[0014] 在所述偽柵之間的半導體襯底上形成層間介質層；
[0015] 去除所述偽柵，形成露出剩余刻蝕阻擋層的凹槽；
[0016] 去除所述凹槽內的剩余刻蝕阻擋層和剩余保護層，露出所述襯底；
[0017] 向露出襯底的凹槽內填充柵介電層和金屬材料，形成金屬柵極。
[0018] 可選的，所述去除所述偽柵的步驟中，所述刻蝕阻擋層的刻蝕速率小于所述偽柵 的刻蝕速率。
[0019] 可選的，所述刻蝕阻擋層的材料為氮化鈦。
[0020] 可選的，形成所述刻蝕阻擋層的方法包括物理氣相沉積或原子層沉積。
[0021] 可選的，所述刻蝕阻擋層的厚度在20人到40A的范圍內。
[0022] 可選的，所述保護層的材料為氧化硅。
[0023] 可選的，所述保護層的厚度小于8Λ。
[0024] 可選的，所述去除所述凹槽內的剩余刻蝕阻擋層和剩余保護層，露出所述襯底的 步驟包括：對所述凹槽進行第一清洗，去除所述剩余刻蝕阻擋層，露出所述剩余保護層；對 所述凹槽進行第二清洗，去除所述剩余保護層，露出所述襯底。
[0025] 可選的，對所述凹槽進行第一清洗去除所述剩余刻蝕阻擋層，露出所述剩余保護 層的步驟中，所述刻蝕阻擋層的刻蝕速率大于所述保護層的刻蝕速率。
[0026] 可選的，對所述凹槽進行第二清洗去除所述剩余保護層的步驟包括：所述層間介 質層的刻蝕速率大于保護層的刻蝕速率。
[0027] 可選的，對所述凹槽進行第一清洗，去除所述剩余刻蝕阻擋層，露出所述剩余保護 層的步驟包括：采用氨水、雙氧水和水的混合溶液對所述凹槽進行所述第一清洗。
[0028] 可選的，對所述凹槽進行第二清洗，去除所述剩余保護層，露出所述襯底的步驟包 括：采用稀釋的氫氟酸對所述凹槽進行所述第二清洗。
[0029] 可選的，所述保護層的材料為熱氧化形成的氧化物，所述層間介質層的材料為化 學氣相沉積形成的氧化物。
[0030] 可選的，對偽柵材料層、刻蝕阻擋層和保護層進行第一刻蝕之后，在所述偽柵之間 填充層間介質層之前，所述制造方法還包括在所述偽柵的側壁上形成側墻。
[0031] 可選的，在所述偽柵之間填充層間介質層之后，去除所述偽柵之前，所述制造方法 還包括：采用化學機械研磨使層間介質層表面與偽柵表面齊平。
[0032] 與現有技術相比，本發(fā)明的技術方案具有以下優(yōu)點：
[0033] 本發(fā)明晶體管的制造方法在保護層上設置一刻蝕阻擋層，所述保護層和刻蝕阻擋 層共同用作緩沖層，通過設置所述刻蝕阻擋層能夠有效地減小保護層的厚度；由于保護層 的厚度得到了有效的減小，在后續(xù)保護層的去除過程中，去除保護層所用的時間比較短，可 以避免層間介質層的過度損失。
[0034] 此外，在去除偽柵的工藝中，以所述刻蝕阻擋層作為停止層對偽柵結構進行刻蝕， 可以使去除偽柵的刻蝕能夠很好的停止在刻蝕阻擋層上，提高了工藝的可控性，從而減少 了刻蝕形成偽柵的過程中偽柵露出的半導體襯底的損失。
【附圖說明】
[0035] 圖1至圖3是現有技術一種采用后柵工藝的晶體管制造方法的示意圖；
[0036] 圖4至圖10是本發(fā)明晶體管的制造方法一實施例各步驟的示意圖。
【具體實施方式】
[0037] 有【背景技術】可知，現有技術形成的晶體管易發(fā)生失效、成品率低。
[0038] 結合圖1至圖3示出的現有技術晶體管的制造方法的示意圖，分析晶體管失效、成 品率低的原因：
[0039] 參考圖1，晶體管保護層101的材料與層間介質層104的材料同為氧化物，在通過 稀釋的氫氟酸溶液清洗去除所述保護層101的同時，也會消耗部分厚度的層間介質層104。 而且，由于保護層101和層間介質層104的形成工藝不同（形成保護層101的方法大多為 熱氧化工藝，形成層間介質層104的方法大多為化學氣相沉積工藝），稀釋的氫氟酸溶液對 層間保護層101和層間介質層104的刻蝕速率也不相同，層間介質層104的刻蝕速率遠大 于保護層101的刻蝕速率。現有技術中，保護層101在偽柵形成和去除的過程中起到刻蝕 停止的作用，厚度不能太薄，因此在去除保護層101時也會去除較厚的層間介質層104,使 層間介質層104的上表面低于側墻103的頂部。
[0040] 如圖2所示，在偽柵102和保護層101被去除之后，形成溝槽110,之后如圖3所 示，在凹槽110中填充柵介電層和金屬材料形成金屬柵極111。在向凹槽110中填充材料的 同時，柵介電層和金屬材料還覆蓋了側墻103的頂部以及側墻103兩側的層間介質層104。 后續(xù)通過平坦化處理，形成金屬柵極111后，由于層間介質層104的上表面低于側墻103的 頂部，因此位于側墻103兩側的層間介質層104表面還會被金屬材料覆蓋，從而影響了層間 介質層104的絕緣性，容易導致晶體管失效、良品率降低。
[0041] 為解決所述技術問題，本發(fā)明提供一種晶體管的制造方法，包括：
[0042] 提供半導體襯底；
[0043] 在所述半導體襯底上依次形成保護層、刻蝕阻擋層、偽柵材料層；
[0044] 對偽柵材料層、刻蝕阻擋層和保護層進行第一刻蝕，形成偽柵以及位于偽柵下方 的剩余刻蝕阻擋層和剩余保護層；
[0045] 在所述偽柵之間的半導體襯底上形成層間介質層；
[0046] 去除所述偽柵，形成露出剩余刻蝕阻擋層的凹槽；
[0047] 去除所述凹槽內的剩余刻蝕阻擋層和剩余保護層，露出所述襯底；
[0048] 向露出襯底的凹槽內填充柵介電層和金屬材料，形成金屬柵極。
[0049] 本發(fā)明晶體管的制造方法在保護層上設置一刻蝕阻擋層，所述保護層和刻蝕阻擋 層共同用作緩沖層，通過設置所述刻蝕阻擋層能夠有效地減小保護層的厚度；由于保護層 的厚度得到了有效的減小，在后續(xù)保護層的去除過程中，去除保護層所用的時間比較短，可 以避免層間介質層的過度損失。此外，在去除偽柵的工藝中，以所述刻蝕阻擋層作為停止層 對偽柵結構進行刻蝕，可以使去除偽柵的刻蝕能夠很好的停止在刻蝕阻擋層上，提高了工 藝的可控性，從而減少了刻蝕形成偽柵的過程中偽柵露出的半導體襯底的損失。
[0050] 為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結合附圖對本發(fā)明 的具體實施例做詳細的說明。
[0051] 圖4至圖10是本發(fā)明所提供的晶體管的制造方法一實施例中各個步驟的結構示 意圖。
[0052] 參考圖4,提供半導體襯底200,在所述半導體襯底200上依次形成保護層201、刻 蝕阻擋層211、偽柵材料層202。
[0053] 所述半導體襯底200是后續(xù)工藝的工作平臺。所述半導體襯底200的材料選自單 晶硅、多晶硅或者非晶硅；所述半導體襯底200也可以選自硅、鍺、砷化鎵或鍺硅化合物；所 述半導體襯底200還可以選自具有外延層或外延層上娃結構；所述半導體襯底200還可以 是其他半導體材料；所述半導體襯底200還可以為疊層半導體結構，例如Si/SiGe、絕緣體 上硅（SOI)或絕緣體上硅鍺（SGOI)。本發(fā)明對此不做任何限制。本實施例中所述襯底200 為一般平面的娃襯底。
[0054] 所述保護層201可以在去除刻蝕阻擋層211的過程中，起到保護半導體襯底200 的作用，避免刻蝕工藝對半導體襯底200的損傷。另外，所述保護層201還可避免刻蝕阻擋 層的金屬離子與半導體襯底200直接接觸引起的器件可靠性方面的問題。
[0055] 所述保護層201材料為氧化物，可以通過對所述半導體襯底200氧化工藝獲得，或 者通過化學氣相沉積、物理氣相沉積、原子層沉積或者爐管的方式形成。本實施例中所述保 護層201的材料為熱氧化形成的氧化物。
[0056] 所述保護層的材料可以為氧化硅或氮氧化硅等。除此之外，保護層201的材料也 可以為本領域技術人員公知的其他材料，本發(fā)明在此不做限制。
[0057] 所述保護層201的厚度可以小于8人。在后續(xù)去除偽柵的刻蝕中，刻蝕阻擋層211 能很好地起到刻蝕停止的作用，因此即使保護層201厚度較小（小于aA )，所述保護層201 和所述刻蝕阻擋層211也能有效保護半導體襯底200,避免刻蝕工藝對晶體管溝道區(qū)域造 成的損傷，提商所形成晶體管的性能，進而提商晶體管制造的良品率。
[0058] 所述刻蝕阻擋層211在后續(xù)去除偽柵的刻蝕中起到刻蝕停止的作用，使對偽柵的 刻蝕能夠停止在刻蝕阻擋層211上。
[0059] 所述刻蝕阻擋層211的材料設置為：在去除所述偽柵的步驟中，所述刻蝕阻擋層 211的刻蝕速率小于所述偽柵的刻蝕速率；并且在后續(xù)去除所述刻蝕阻擋層211的清洗過 程中，所述刻蝕阻擋層211的刻蝕速率大于所述保護層201的刻蝕速率。
[0060] 具體的，本實施例中，所述刻蝕阻擋層211的材料為氮化鈦。
[0061] 所述刻蝕阻擋層211可以采用物理氣相沉積或原子層沉積等方法在所述保護層 201表面形成。
[0062] 需