或被控機(jī)(被主控器尋址的器件)，可以是發(fā)送器(在總線1:發(fā)送信息的器件)或接收器(從總線上接收治息的器件)I2 C總線上的器件，根據(jù)它的不同工作狀態(tài)，可分為主控發(fā)送器、主控接收器、被控發(fā)送器、被控接收器。當(dāng)多個主控器同時企發(fā)明控制總線而不丟失信，這叫多主競爭。這時就要進(jìn)行仲裁，仲裁就是針對這種情況進(jìn)行裁決的過程。只允許其卞一個主控器繼續(xù)占用總線，其它退出豐攙器狀態(tài)。仲裁過程中還要保證總線的信息不丟失。多主競爭時必須對所有參與競爭的主控器的時鐘信號進(jìn)行同步處理。信息傳輸時，SCL為高電平期間，SDA上的信息必須保持穩(wěn)定不變，只有SCL為低電平期間，SDA上的信息才允許變化。同時SDA上信息每一位部和SCL的時鐘脈沖相對應(yīng)。SCL沒有時鐘信號，SDA信息將停止傳輸處于等待狀態(tài)。這因?yàn)榫€“與”邏輯，使SCL在低電平時鉗住總線。實(shí)現(xiàn)線“與”邏輯功能各I2C總線接口的輸出端必須是漏極開路或集電極開路結(jié)構(gòu)。SCL保持高電平期間，SDA由高電平向低電平變化這種狀態(tài)定義為起始信號。SCL保持高電平期間，SDA由低電平向高電平變化，這種狀態(tài)定義為終止信號。SDA傳輸?shù)拿總€字節(jié)必須8位(最高有效位首先傳送)，每個傳送字節(jié)必須跟隨一位應(yīng)答位。與應(yīng)答信號相應(yīng)的時鐘信號由主控器產(chǎn)生，發(fā)送器在這個時鐘信號釋放SDA，使它處于高電平狀態(tài)，以便接收由接收器在這位發(fā)出的應(yīng)答信號。這時接收器還必須SCL在這位高電平期間，在SDA上輸出一個恒定低電平信氣以完成應(yīng)答信號的輸出。整個傳輸過程中，傳輸?shù)淖止?jié)數(shù)目是沒有限制的。數(shù)據(jù)傳輸一段時間后，接收器無法繼續(xù)接收更多的數(shù)據(jù)，主控器同樣可以終止數(shù)據(jù)的傳送。
[0040]24C01是一種128字節(jié)串行CMOS EEPR0M，它具有如下特點(diǎn):1.存儲容量為128字節(jié)。2.串行接口可使用普通兩根I/O接口。3.具有頁寫模式:每頁4字節(jié)。4.同步周期小于1ms。它只使用一條數(shù)據(jù)線和一條時鐘線，采用ATMEL公司的24C01串口存儲器，應(yīng)用簡單方便，但是其編程較為復(fù)雜。
[0041]2864A芯片擴(kuò)展:
2864A是一種并行EEPR0M，它的特點(diǎn)同上，但每頁有16字節(jié)，2864A與8051單片機(jī)的接口電路如下發(fā)明所示，2864A的片選端與高地址線P2.7連接，P2.7=0才能選中2864A，這種線選法決定了 2864A對應(yīng)多組地址空間，即0000H~1FFFH, 2000H-3FFFH, 4000H-5FFFH,6000H-7FFFH,這8K字節(jié)存儲器可作為數(shù)據(jù)存儲器使用，但掉電后數(shù)據(jù)不丟失。
[0042]2864A的四種工作方式:
(I)維持方式:當(dāng)為高電平時，2864A進(jìn)入低功耗維持狀態(tài)。此時，輸出線呈高阻狀態(tài)，芯片的電流從140mA下降至維持電流60mA。
[0043](2)讀方式:當(dāng)和均為低電平而為高電平時，內(nèi)部的數(shù)據(jù)緩沖器被打開，數(shù)據(jù)送上總線，此時，可進(jìn)行讀操作。
[0044](3)寫方式:2864A提供了兩種數(shù)據(jù)寫入方式:頁寫入和字節(jié)寫入。
[0045]頁寫入:為了提高寫入速度，2864A片內(nèi)設(shè)置了 16字節(jié)的“頁緩沖器”，并將整個存儲器陣列劃分成512頁，每頁16個字節(jié)。頁的區(qū)分可由地址的高9位(A4~A12)來確定，地址線的低四位(A0~A3)用以選擇頁緩沖器中的16個地址單元之一。對2864A的寫操作可分為兩步來實(shí)現(xiàn):第一步，在軟件控制下把數(shù)據(jù)寫入頁緩沖器，這部稱為頁裝載，與一般的靜態(tài)RAM寫操作是一樣的。第二步，在最后一個字節(jié)(即第16個字節(jié))寫入到頁緩沖器后20ns自動開始，把頁緩沖器的內(nèi)容寫到EEPROM陣列中對應(yīng)的地址單元中，這一步成為頁存儲。
[0046]寫方式時，為低電平，在下降沿，地址碼A0~A12被片內(nèi)鎖存器鎖存，在上升沿時數(shù)據(jù)被鎖存片內(nèi)還有一個字節(jié)裝載限時定時器，只要時間未到，數(shù)據(jù)可以隨機(jī)地寫入頁緩沖器。在連續(xù)向頁緩沖器寫入數(shù)據(jù)的過程中，不用擔(dān)心限時定時器會溢出，因?yàn)槊慨?dāng)下降沿時，限時定時器自動被復(fù)位并重新啟動計(jì)時。限時定時器要求寫入一個字節(jié)數(shù)據(jù)的操作時間須滿足；3 μ S〈〈20 μ S，這樣是正確完成對2864A頁面寫入操作的關(guān)鍵。當(dāng)一頁裝載完畢，不再有信號時，限時定時器將溢出，于是頁存儲操作隨即自動開始。首先把選中頁的內(nèi)容擦除，然后寫入的數(shù)據(jù)由頁緩沖器傳遞到EEPROM陣列中。
[0047]字節(jié)寫入:字節(jié)寫入的過程與頁寫入的過程類似，不同之處在于僅寫入一個字節(jié)，限時定時器就溢出。
[0048](4)數(shù)據(jù)查詢方式:數(shù)據(jù)查詢是指用軟件來檢測寫操作中的頁存儲周期是否完成。
[0049]在頁存儲期間，如對2864Α執(zhí)行讀操作，那么讀出的是最后寫入的字節(jié)，若芯片的轉(zhuǎn)儲工作未完成，則讀出數(shù)據(jù)的最高位是原來寫入字節(jié)最高位的反碼。據(jù)此，CPU可判斷芯片的編程是否結(jié)束。如果讀出的數(shù)據(jù)與寫入的數(shù)據(jù)相同，表示芯片已完成編程，CPU可繼續(xù)向2864Α裝載下一頁數(shù)據(jù)。并且編程起來比較簡單，所以此發(fā)明采用此方案。
[0050]LED顯示電路選擇
LED顯示器是由N個LED顯示塊拼接成N位LED顯示器。N個LED顯示塊有N跟位選線，根據(jù)顯示方式的不同，位選線和段選線的連接方法也各不相同，段選線控制顯示字符的字型，而位選線為各個LED顯示塊的公共端，它控制該LED顯示位的亮、暗。LED顯示器有靜態(tài)顯示和動態(tài)顯示兩種顯示方式。
[0051]LED靜態(tài)顯示方式
LED顯示器工作于靜態(tài)顯示方式時，各位的共陰極(或共陽極)連接在一起并接地(或+5V);每位的段選線(a~dp)分別與一個8位的鎖存器輸出相連。所以稱為靜態(tài)顯示。各個LED的顯示字符一經(jīng)確定，相應(yīng)鎖存器的輸出將維持不變，直到顯示另一個字符為止。也正因此如此，靜態(tài)顯示器的亮度都較高。這種顯示方式接口編程容易。付出的代價是占用口線較多，若用I/O接口，則要占用4個8位I/O 口，若用鎖存器接口，則要用4片74LS373芯片。如果顯示器位數(shù)增多，則靜態(tài)顯示方式更是無法適應(yīng)，因此在顯示位數(shù)較多的情況下，一般都采用動態(tài)顯示方式。
[0052]LED動態(tài)顯示方式
在多位LED顯示時，為了簡化硬件電路，通常將所有位的段選線相應(yīng)的并聯(lián)在一起，有一個8位I/O 口控制，形成段選線的多路復(fù)用。而各位的共陽極或共陰極分別由相應(yīng)的I/O線控制，實(shí)現(xiàn)各位的分時選通。其中段選線占用一個8位I/O 口，而位選線占用一個4位I/O 口。由于各位的段選線并聯(lián)，段碼的輸出對各位來說都是相同的，因此，同一時刻，如果各位位選線都處于選通狀態(tài)的話，4位LED將顯示相同的字符。若要各位LED能夠顯示出與本位相應(yīng)的顯示字符，就必須采用掃描顯示方式，即在某一時刻，只讓某一位的位選線狀態(tài)，而其他各位的位選線處于關(guān)閉狀態(tài)，同時，段選線上輸出相應(yīng)位要顯示字節(jié)的段碼。在確定LED不同位顯示的時間間隔，不能太短，因?yàn)榘l(fā)光二極管從導(dǎo)通到發(fā)光有一定的延時，導(dǎo)通時間太短，發(fā)光太弱人眼無法看清。但也不能太長，因?yàn)楫吘挂芟抻谂R界閃爍頻率，而且此時間越長，占用CPU時間也越多，另外，顯示位增多，也將占用大量的CPU時間，因此動態(tài)顯示實(shí)質(zhì)是一犧牲CPU時間來換取元件的減少。
[0053]所以，由于本系統(tǒng)只涉及到2位顯示輸出，就采用了和2片8位移位寄存器串級使用的LED靜態(tài)顯示方式。
[0054]鍵盤輸入電路矩陣式鍵盤接口:
矩陣式鍵盤(也稱行列式鍵盤)適用于按鍵數(shù)目較多的場合，它由行線和列線組成，按鍵位于行列的交點(diǎn)上。一個3X3的行列結(jié)構(gòu)可以構(gòu)成一個有9個按鍵的鍵盤。同理，一個4X4的行列結(jié)構(gòu)可以構(gòu)成一個16鍵的鍵盤，很明顯，在按鍵數(shù)量較多的場合，矩陣式鍵盤與獨(dú)立式鍵盤相比，要節(jié)省很多的I/O 口線。按鍵設(shè)置在行列線交點(diǎn)上，行列線分別接到按鍵開關(guān)兩端。行線通過上拉電阻接到+5V上。平時無按鍵按下時，行線處于高電平狀態(tài)，而當(dāng)有按鍵按下時，行線電平狀態(tài)將由于此行線相連的列線電平?jīng)Q定。列線電平如果為低電平，則行線電平為低電平，列線電平如果為高電平，則行線電平為高電平。這是識別矩陣鍵盤按鍵是否按下的關(guān)鍵所在。由于矩陣鍵盤中行列線為多鍵公用，各按鍵均影響該鍵所在行列的電平。因此各按鍵彼此將相互發(fā)生影響，所以必須將行列信號配合起來比做適當(dāng)?shù)奶幚恚拍艽_定閉合鍵的位置。
[0055]獨(dú)立式按鍵接口:
獨(dú)立式按鍵就是各按鍵相互獨(dú)立，每個按鍵各接入一根輸入線，一根輸入線上的按鍵工作狀態(tài)不會影響其他輸入線上的工作狀態(tài)。因此，通過檢測輸入線的電平狀態(tài)可以很容易判斷哪個按鍵按下了。獨(dú)立式按鍵電路配置靈活，軟件簡單。但每個按鍵需要占用一個輸入口線，在按鍵數(shù)量較多時，需要較多的輸入口線且電路結(jié)構(gòu)復(fù)雜，故此種鍵盤適用于按鍵較少或操作速度較高的場合。
[0056]由于此系統(tǒng)中共有啟動兩條生產(chǎn)線的“啟動I”鍵和“啟動2”鍵、分秒選擇鍵、時間設(shè)置加、時間設(shè)置減、顯示生產(chǎn)線狀態(tài)的切換鍵，時間設(shè)置鍵、時間切換鍵。只有這8個鍵，比較簡單。所以就采用獨(dú)立式按鍵接口電路。
[0057]主電路采用AT89C51，由于AT89C51內(nèi)含4KB容量，因此在發(fā)明中不需要外擴(kuò)ROM。硬件電路主要有LED顯示電路、鍵盤接受電路、繼電器控制電路、EEPROM外部存儲器擴(kuò)展電路，以及看門狗MAX813L等組成。
[0058]主電路采用AT89C51，由于AT89C51內(nèi)含4KB容量，因此在發(fā)明中不需要外擴(kuò)ROM。硬件電路主要有LED顯示電路、鍵盤接受電路、繼電器控制電路、EEPROM外部存儲器擴(kuò)展電路，以及看門狗MAX813L等組成。
[0059]主機(jī)電路核心器件介紹
AT89C51是美國ATMEL公司生產(chǎn)的低電壓，高性能CMOS 8位單片機(jī)，片內(nèi)含4K bytes的可反復(fù)擦寫的只讀程序存儲器(PEROM)和128bytes的隨機(jī)存取數(shù)據(jù)存儲器(ROM)，器件采用ATMEL公司的高密度、非易失性存儲技術(shù)生產(chǎn)，兼容標(biāo)準(zhǔn)MCS-51指令系統(tǒng)，片內(nèi)置通用8位中央處理器(CPU)和Flash存儲單元。功能強(qiáng)大AT89C51單片機(jī)可提供許多高性價比的應(yīng)用場合，可靈活應(yīng)用于各種控制領(lǐng)域。
[0060]AT89C51主要性能參數(shù).與MCS-51產(chǎn)品指令系統(tǒng)完全兼容.4K字節(jié)可重擦寫Flash閃速存儲器.1000次擦寫周期 ?全靜態(tài)操作:0Hz24MHz.三級加密程序存儲器.128X8字節(jié)內(nèi)部RAM.32個可編程I/O 口線.2個16位定時/計(jì)數(shù)器.6個中斷源.可編程串打UART通道.低功率空閑和掉電模式 AT89C51功能特性概述
AT89C51提供以下標(biāo)準(zhǔn)功能:4K字節(jié)Flash閃速存儲器，128字節(jié)內(nèi)部RAM，32個I/O口線，兩個16位定時/計(jì)數(shù)器，一個5向量兩級中斷結(jié)構(gòu)，一個全雙工串行通信口，片內(nèi)振蕩器及時鐘電路。同時，AT89C51可將至OHz的靜態(tài)邏輯操作，并支持兩種軟件可選的節(jié)電工作模式。空閑方式停止CPU的工作，但允許RAM，定時/計(jì)數(shù)器，串行通信口及中斷系統(tǒng)繼續(xù)工作。掉電方式保存RAM中的內(nèi)容，但振蕩器停止工作并禁止其他所有部件工作直到下一個硬件復(fù)位。
[0061].PO 口:P0 口是一組8位漏極開路型雙向1/0，也即地址/數(shù)據(jù)總線復(fù)用口。作為輸出口用時，每位能吸收電流的方式驅(qū)動8個TTL邏輯門電路，對端口寫“ I ”可作為高阻抗輸入端用
在訪問外部數(shù)據(jù)存儲器或程序存儲器時，這組口線分時轉(zhuǎn)換地址(低8位)和數(shù)據(jù)總線復(fù)用，在訪問期間激活內(nèi)部上拉電阻。
[0062]在Flash編程時，PO接收指令字節(jié)，而在程序校驗(yàn)時，輸出指令字節(jié)，校驗(yàn)時，要求外接上拉電阻。
[0063].Pl 口:P1 口是一個帶內(nèi)部上拉電阻的8位雙向I/O 口，Pl的輸出緩沖級可驅(qū)動(吸收或輸出電流)4個TTL邏輯門電路。對端口寫“ I ”，通過內(nèi)部的上拉電阻把端口拉倒高電平，此時可作輸入口。作輸入口使用時，因?yàn)閮?nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流(IIL)。
[0064]Flash編程和程序校驗(yàn)期間，Pl接收低8位地址。
[0065]P2 口:P2 口是一個帶有內(nèi)部上拉電阻的8位雙向I/O 口，P2的輸出緩沖級可驅(qū)動(吸收或輸出電流)4個TTL邏輯門電路。對端口寫“ I ”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時可作輸入口，作輸入口使用時，因?yàn)閮?nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流(IIL)。
[0066]在訪問外部程序存儲器或16位地址的外部數(shù)據(jù)存儲器(例如執(zhí)行MOVE ODPTR指令)時。P2 口送出高8位地址數(shù)據(jù)。在訪問8位地址的外部數(shù)據(jù)存儲器(例如執(zhí)行MOVX iRI指令)時，P2 口線上的內(nèi)容(也即特殊功能寄存器(SFR)區(qū)總R2寄存器的內(nèi)容)，在整個訪問期間不改變。
[0067]Flash編程或校驗(yàn)時，P2亦接收高位地址和其他控制信號。
[0068].P3 口:P3 口是一組帶有內(nèi)部上拉電阻的8位雙向I/O 口，P3 口輸出緩沖級可驅(qū)動(吸收或輸出電流)4個TTL邏輯門電路。對P3 口寫入“ I ”時，它們被內(nèi)部上拉電阻拉高并可作為輸入端口。作輸入端時，被外部拉低的P3 口將用上拉電阻輸出電流(IIL)。
[0069]P3 口除了作為一般的I/O 口線外，更重要的用途是它的第二功能，如下表所示:
端口引腳第二功能
P3.0 RXD (串行輸入口)
P3.1 TXD (串行輸出口)
P3.2(外中斷O)
P3, 3(外中斷I)
P3.4 TO(定時/計(jì)數(shù)器O)
P3.5 Tl(定時/計(jì)數(shù)器I)
P3.6(外部數(shù)據(jù)存儲器寫選通)
P3.7(外部數(shù)據(jù)存儲器讀選通)
P3 口還接收一些用于Flash閃速存儲器編程和程序校驗(yàn)的控制信號。
[0070].RST:復(fù)位輸入。當(dāng)振蕩器工作時，RST引腳出現(xiàn)兩個機(jī)器周期以上高電平將單片機(jī)復(fù)位。
[0071].ALE/:當(dāng)訪問外部程序存儲器或數(shù)據(jù)存儲器時，ALE (地址鎖存允許)輸出脈沖用于鎖存地址的低8位字節(jié)。即使不訪問外部存儲器。ALE仍一時鐘振蕩頻率的1/6輸出固定的正脈沖信號，因此它可對外輸出時鐘或用于定時目的。但要注意的是:每當(dāng)訪問外部數(shù)據(jù)存儲器時將跳過一個ALE脈沖。
[0072]對Flash存儲器編程期間，該引腳還用于輸入編程脈沖()。
[00