出比較使能信號(hào)；
[0050]f.模式選擇電路根據(jù)輸出模式選擇，對(duì)比較結(jié)果信號(hào)進(jìn)行直接輸出或鎖存輸出，得到脈沖信號(hào)或電平信號(hào)輸出，完成定時(shí)。
[0051]當(dāng)定時(shí)模式選擇為連續(xù)定時(shí)模式時(shí)，定時(shí)模式電路在接收比較結(jié)果后，繼續(xù)生成鎖存信號(hào)脈沖；輸出模式選擇電路根據(jù)輸出模式選擇，對(duì)比較結(jié)果信號(hào)進(jìn)行直接輸出或鎖存輸出，得到脈沖信號(hào)或電平信號(hào)輸出，完成定時(shí)；然后返回步驟C。
[0052]本實(shí)施例使用Verilog代碼編寫，可以使用Synopsys DesignCompiler綜合工具進(jìn)行綜合實(shí)現(xiàn)。
[0053]本實(shí)施例結(jié)構(gòu)框圖及連接關(guān)系如圖1所示。在本實(shí)施例中，實(shí)現(xiàn)3組自動(dòng)計(jì)算延時(shí)的定時(shí)器。本實(shí)施例只體現(xiàn)本發(fā)明專利的一種實(shí)現(xiàn)方式，根據(jù)實(shí)際需要，可以增加或減少定時(shí)控制電路的數(shù)目。
[0054]本實(shí)施例實(shí)現(xiàn)的可以自動(dòng)計(jì)算延時(shí)的定時(shí)器電路的輸入輸出端口包括:外部輸入端口包括定時(shí)器使能、延時(shí)值1、延時(shí)加載1、定時(shí)模式選擇1、輸出模式選擇1、延時(shí)值2、延時(shí)加載2、定時(shí)模式選擇2、輸出模式選擇2、延時(shí)值3、延時(shí)加載3、定時(shí)模式選擇3、輸出模式選擇3 ;外部輸出端口包括比較匹配1、比較匹配2、比較匹配3。
[0055]本實(shí)施例實(shí)現(xiàn)的可以自動(dòng)計(jì)算延時(shí)的定時(shí)器電路，其功能模塊包括定時(shí)器模塊、定時(shí)控制模塊1、定時(shí)控制模塊2、定時(shí)控制模塊3。
[0056]本實(shí)施例的連接關(guān)系如下:外部輸入的定時(shí)器使能信號(hào)接入定時(shí)器模塊的使能端口，定時(shí)器模塊的計(jì)數(shù)值端口輸出計(jì)數(shù)值信號(hào)；定時(shí)器模塊輸出計(jì)數(shù)值信號(hào)接入定時(shí)控制電路I的定時(shí)值端口，外部輸入的延時(shí)值I接入定時(shí)控制電路I的延時(shí)值端口，外部輸入的延時(shí)加載I接入定時(shí)控制電路I的延時(shí)加載端口，外部輸入的定時(shí)模式選擇I接入定時(shí)控制電路I的定時(shí)模式選擇端口，外部輸入的輸出模式選擇I接入定時(shí)控制電路I的輸出模式選擇端口，定時(shí)控制電路I的比較匹配端口輸出比較匹配I信號(hào)；定時(shí)器模塊輸出計(jì)數(shù)值信號(hào)接入定時(shí)控制電路2的定時(shí)值端口，外部輸入的延時(shí)值2接入定時(shí)控制電路2的延時(shí)值端口，外部輸入的延時(shí)加載2接入定時(shí)控制電路2的延時(shí)加載端口，外部輸入的定時(shí)模式選擇2接入定時(shí)控制電路2的定時(shí)模式選擇端口，外部輸入的輸出模式選擇2接入定時(shí)控制電路I的輸出模式選擇端口，定時(shí)控制電路2的比較匹配端口輸出比較匹配2信號(hào)；定時(shí)器模塊輸出計(jì)數(shù)值信號(hào)接入定時(shí)控制電路3的定時(shí)值端口，外部輸入的延時(shí)值3接入定時(shí)控制電路3的延時(shí)值端口，外部輸入的延時(shí)加載3接入定時(shí)控制電路3的延時(shí)加載端口，外部輸入的定時(shí)模式選擇3接入定時(shí)控制電路3的定時(shí)模式選擇端口，外部輸入的輸出模式選擇3接入定時(shí)控制電路3的輸出模式選擇端口，定時(shí)控制電路3的比較匹配端口輸出比較匹配3信號(hào)。
[0057]本實(shí)施例中的定時(shí)控制模塊1、定時(shí)控制模塊2、定時(shí)控制模塊3是3個(gè)相同的電路，具有相同的輸入輸出端口和電路結(jié)構(gòu)，即
【發(fā)明內(nèi)容】
中所述的定時(shí)控制電路。
[0058]本實(shí)施例中的定時(shí)控制電路的輸入端口包括定時(shí)值、延時(shí)值、延時(shí)加載、定時(shí)模式選擇、輸出模式選擇；輸出端口包括比較匹配結(jié)果。
[0059]如圖2所示，本實(shí)施例中的定時(shí)控制電路的功能模塊包括延時(shí)鎖存電路、定時(shí)模式電路、輸出模式選擇電路、定時(shí)匹配電路。
[0060]本實(shí)施例實(shí)現(xiàn)的可以自動(dòng)計(jì)算延時(shí)的定時(shí)器電路中的定時(shí)器電路定時(shí)器電路采用通用定時(shí)器電路設(shè)計(jì)，其輸入端口為使能，輸出端口為計(jì)數(shù)值。
[0061]定時(shí)控制電路的連接關(guān)系如下:外部輸入的定時(shí)值信號(hào)接入延時(shí)鎖存電路的A端口，外部輸入的延時(shí)值信號(hào)接入延時(shí)鎖存電路的D端口，定時(shí)模式電路輸出的加載信號(hào)接入延時(shí)計(jì)算電路的LD端口，延時(shí)鎖存電路的C端口輸出鎖存延時(shí)信號(hào)；延時(shí)鎖存電路輸出的鎖存延時(shí)信號(hào)接入定時(shí)匹配電路的A端口，外部輸入的定時(shí)值信號(hào)接入定時(shí)匹配電路的B端口，定時(shí)模式電路生成的定時(shí)匹配使能信號(hào)接入定時(shí)匹配電路的EN端口，定時(shí)匹配電路的C端口輸出定時(shí)匹配信號(hào)；定時(shí)匹配電路輸出的定時(shí)匹配信號(hào)接入定時(shí)模式電路的A端口，外部輸入的延時(shí)加載信號(hào)接入定時(shí)模式電路的B端口，外部輸入的定時(shí)模式選擇信號(hào)接入定時(shí)模式電路的M端口，定時(shí)模式電路的C端口輸出加載信號(hào)，定時(shí)模式電路的D端口輸出定時(shí)匹配使能信號(hào)；外部輸入的輸出模式選擇信號(hào)輸入輸出模式選擇電路的M端口，輸出模式選擇電路的C端口輸出比較匹配信號(hào)。
[0062]延時(shí)鎖存電路的行為描述為在鎖存信號(hào)LD有效時(shí)，端口 A的值與端口 D的值相加鎖存在寄存器中，并在端口 C中輸出。
[0063]定時(shí)匹配電路的行為描述為比較端口 A的值與端口 B的值，當(dāng)這二者的值相等時(shí)，端口 C輸出有效信號(hào)，否則輸出無效信號(hào)。
[0064]定時(shí)模式電路的行為描述為當(dāng)延時(shí)加載信號(hào)有效后，設(shè)置延時(shí)定時(shí)標(biāo)志有效，同時(shí)在C端口輸出有效信號(hào)。在單次延時(shí)定時(shí)模式下、延時(shí)定時(shí)標(biāo)志有效的情況下，當(dāng)A端口輸入有效信號(hào)時(shí)，取消延時(shí)定時(shí)標(biāo)志；在周期性延時(shí)定時(shí)模式下，即使A端口輸入有效信號(hào)，延時(shí)定時(shí)標(biāo)志的狀態(tài)保持不變。在周期性延時(shí)定時(shí)模式下，當(dāng)A端口輸入有效信號(hào)時(shí)，C端口輸出有效信號(hào)。
[0065]輸出模式選擇電路的行為描述為當(dāng)選擇為電平輸出方式時(shí)，當(dāng)A端口有效時(shí)，C端口對(duì)其進(jìn)行鎖存輸出，保持電平狀態(tài)；當(dāng)選擇為脈沖輸出方式時(shí)，C端口直接輸出有效信號(hào)；通過輸出模式的選擇可以取消C端口的狀態(tài)。C端口的輸出即定時(shí)控制電路的比較匹配輸出信號(hào)。
【主權(quán)項(xiàng)】
1.一種可以自動(dòng)計(jì)算延時(shí)的定時(shí)器電路，其特征在于:包括定時(shí)器以及與其連接的定時(shí)控制電路； 所述定時(shí)器用于產(chǎn)生計(jì)數(shù)值，輸入使能信號(hào)，發(fā)送計(jì)數(shù)值至定時(shí)控制電路； 定時(shí)控制電路用于根據(jù)輸入的延時(shí)信息進(jìn)行鎖存比較，輸出比較結(jié)果。2.根據(jù)權(quán)利要求1所述的一種可以自動(dòng)計(jì)算延時(shí)的定時(shí)器電路，其特征在于所述延時(shí)信息包括延時(shí)值、延時(shí)加載、定時(shí)模式選擇、輸出模式選擇。3.根據(jù)權(quán)利要求1所述的一種可以自動(dòng)計(jì)算延時(shí)的定時(shí)器電路，其特征在于所述定時(shí)控制電路為多個(gè)。4.根據(jù)權(quán)利要求1所述的一種可以自動(dòng)計(jì)算延時(shí)的定時(shí)器電路，其特征在于所述定時(shí)控制電路包括延時(shí)鎖存電路、定時(shí)匹配電路、定時(shí)模式電路、輸出模式選擇電路；所述延時(shí)鎖存電路與定時(shí)匹配電路、定時(shí)模式電路連接，定時(shí)匹配電路與定時(shí)模式電路、輸出模式選擇電路連接。5.根據(jù)權(quán)利要求1所述的一種可以自動(dòng)計(jì)算延時(shí)的定時(shí)器電路，其特征在于所述定時(shí)控制電路的 延時(shí)鎖存電路用于對(duì)輸入的定時(shí)值和延時(shí)值進(jìn)行求和并鎖存，輸出延時(shí)鎖存值至定時(shí)匹配電路，接收定時(shí)模式電路的鎖存信號(hào)； 定時(shí)匹配電路用于對(duì)定時(shí)值和延時(shí)鎖存值進(jìn)行比較，輸出比較結(jié)果至輸出模式選擇電路，接收定時(shí)模式電路的使能信號(hào)； 定時(shí)模式電路用于控制單次定時(shí)模式或周期定時(shí)模式，輸入延時(shí)加載、定時(shí)模式選擇信息，還接收定時(shí)匹配電路的比較結(jié)果，輸出鎖存信號(hào)和比較使能信號(hào)； 輸出模式選擇電路用于控制產(chǎn)生脈沖或電平方式的輸出，接收輸出模式選擇信息和定時(shí)匹配電路的輸出結(jié)果，產(chǎn)生比較匹配信號(hào)并輸出。6.一種可以自動(dòng)計(jì)算延時(shí)的定時(shí)器方法，其特征在于包括以下步驟: a.在使能信號(hào)有效時(shí)，定時(shí)器電路工作并連續(xù)輸出計(jì)數(shù)值； b.在延時(shí)加載信號(hào)作用下，定時(shí)模式電路生成脈沖的鎖存信號(hào)，并產(chǎn)生比較使能信號(hào)至定時(shí)匹配電路； c.延時(shí)鎖存電路接收定時(shí)模式電路的鎖存信號(hào)，并在其有效時(shí)對(duì)定時(shí)值和延時(shí)值進(jìn)行加法求和運(yùn)算并進(jìn)行鎖存，然后輸出延時(shí)鎖存信號(hào)至定時(shí)匹配電路； d.定時(shí)匹配電路接收比較使能信號(hào)、延時(shí)鎖存值和定時(shí)值，在比較使能信號(hào)有效時(shí)，對(duì)延時(shí)鎖存值和定時(shí)值進(jìn)行比較，在二者相等時(shí)輸出比較結(jié)果； e.當(dāng)定時(shí)模式選擇為單次定時(shí)模式時(shí)，定時(shí)模式電路在接收比較結(jié)果后，禁止輸出比較使能信號(hào)； f.輸出模式選擇電路根據(jù)輸出模式選擇，對(duì)比較結(jié)果信號(hào)進(jìn)行直接輸出或鎖存輸出，得到脈沖信號(hào)或電平信號(hào)輸出，完成定時(shí)。7.根據(jù)權(quán)利要求6所述的一種可以自動(dòng)計(jì)算延時(shí)的定時(shí)器方法，其特征在于當(dāng)定時(shí)模式選擇為連續(xù)定時(shí)模式時(shí)，定時(shí)模式電路在接收比較結(jié)果后，繼續(xù)生成鎖存信號(hào)脈沖；輸出模式選擇電路根據(jù)輸出模式選擇，對(duì)比較結(jié)果信號(hào)進(jìn)行直接輸出或鎖存輸出，得到脈沖信號(hào)或電平信號(hào)輸出，完成定時(shí)；然后返回步驟C。
【專利摘要】本發(fā)明涉及一種可以自動(dòng)計(jì)算延時(shí)的定時(shí)器電路，包括定時(shí)器以及與其連接的定時(shí)控制電路；所述定時(shí)器用于產(chǎn)生計(jì)數(shù)值，輸入使能信號(hào)，發(fā)送計(jì)數(shù)值至定時(shí)控制電路；定時(shí)控制電路用于根據(jù)輸入的延時(shí)信息進(jìn)行鎖存比較，輸出比較結(jié)果。其方法是通過硬件計(jì)算延時(shí)鎖存值、傳統(tǒng)的定時(shí)器、定時(shí)模式控制等，完成自動(dòng)計(jì)算延時(shí)的定時(shí)器。本發(fā)明電路包括延時(shí)鎖存電路、定時(shí)模式電路等結(jié)構(gòu)，可直接進(jìn)行延時(shí)值計(jì)算，避免了傳統(tǒng)設(shè)計(jì)需要處理器參與計(jì)算的缺點(diǎn)，減少了處理器資源開銷，也為全硬件實(shí)現(xiàn)協(xié)議提供了方便。
【IPC分類】G05B19/04
【公開號(hào)】CN105652703
【申請(qǐng)?zhí)枴?br>【發(fā)明人】謝闖, 王劍, 楊志家, 董策, 段茂強(qiáng), 劉鐵鋒, 張志鵬
【申請(qǐng)人】中國科學(xué)院沈陽自動(dòng)化研究所
【公開日】2016年6月8日
【申請(qǐng)日】2014年11月24日