一種產(chǎn)生低電磁干擾時(shí)鐘信號(hào)的一體封裝結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及抑制電磁干擾領(lǐng)域，具體涉及一種產(chǎn)生低電磁干擾時(shí)鐘信號(hào)的一體封裝結(jié)構(gòu)。
【背景技術(shù)】
[0002]隨著電子產(chǎn)品智能化、高速化的發(fā)展，電磁兼容已經(jīng)成為考核電子產(chǎn)品質(zhì)量的一項(xiàng)重要指標(biāo)。根據(jù)國(guó)際電子委員會(huì)標(biāo)準(zhǔn)IEC對(duì)電磁兼容的定義，其主要包括EMI(電磁發(fā)射)和EMS(電磁抗擾)兩部分。如圖1所示，晶振電路(有源晶振)始終作為電子產(chǎn)品的核心功能器件，用于產(chǎn)生時(shí)鐘信號(hào)，其直接與M⑶連接，同時(shí)也是EMI發(fā)射的主要源頭，因此對(duì)晶振時(shí)鐘的EMI抑制顯得尤為重要。
[0003]現(xiàn)有對(duì)于晶振時(shí)鐘EMI抑制的方案主要包括屏蔽、濾波兩種傳統(tǒng)方式，但是上述方式會(huì)由于某些外部因素導(dǎo)致其抑制效果不理想，具體是:
[0004]1、采用金屬屏蔽罩對(duì)晶振電路進(jìn)行屏蔽，金屬屏蔽罩雖然可以對(duì)晶振發(fā)射進(jìn)行抑制，但由于電子產(chǎn)品有著小型化、集成化設(shè)計(jì)的趨勢(shì)，且PCB走線錯(cuò)綜復(fù)雜，晶振干擾易通過PCB走線之間的竄擾發(fā)射出去。
[0005]2、對(duì)晶振電路進(jìn)行濾波處理，可以降低晶振時(shí)鐘的輸出幅值，減少EMI發(fā)射，但濾波電路的存在會(huì)改變晶振時(shí)鐘信號(hào)的信號(hào)波形，如晶振時(shí)鐘信號(hào)的上升和下降沿時(shí)間，破壞時(shí)鐘信號(hào)的信號(hào)完整性，影響系統(tǒng)工作的穩(wěn)定性。
[0006]上述的傳統(tǒng)整改手段雖然在一定程度上可以降低EMI發(fā)射，但由于其不是在時(shí)鐘源頭進(jìn)行EMI抑制，因此需要花費(fèi)大量時(shí)間對(duì)晶振時(shí)鐘發(fā)射的傳播路徑進(jìn)行排查，在EMI整改過程中耗費(fèi)大量時(shí)間。
[0007]此外，若在晶振時(shí)鐘源與M⑶之間設(shè)置相關(guān)抑制EMI的電路結(jié)構(gòu)，雖然能在源頭上對(duì)晶振時(shí)鐘的EMI進(jìn)行抑制，但是采用上述方式會(huì)對(duì)原本設(shè)計(jì)完成的電路板結(jié)構(gòu)進(jìn)行修改，特別是在電路板制作完成后想通過上述方式進(jìn)行EMI抑制，更是一件非常困難的事情，不適用于大規(guī)模已成型的電路主板。

【發(fā)明內(nèi)容】

[0008]本發(fā)明要解決的技術(shù)問題在于，針對(duì)現(xiàn)有技術(shù)的上述缺陷，提供一種產(chǎn)生低電磁干擾時(shí)鐘信號(hào)的一體封裝結(jié)構(gòu)，便于已成型電路主板的EMI抑制。
[0009]本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是:提供一種產(chǎn)生低電磁干擾時(shí)鐘信號(hào)的一體封裝結(jié)構(gòu)，包括依次連接的時(shí)鐘源模塊、相位產(chǎn)生器和相位調(diào)制器，該時(shí)鐘源模塊、相位產(chǎn)生器和相位調(diào)制器均集成在一標(biāo)準(zhǔn)通用的封裝結(jié)構(gòu)中；其中，
[0010]時(shí)鐘源模塊，其包括無源晶振和振蕩電路模塊，該時(shí)鐘源模塊通過無源晶振和振蕩電路模塊產(chǎn)生時(shí)鐘源信號(hào)并發(fā)送到相位產(chǎn)生器中；
[0011 ]相位產(chǎn)生器，其輸入端與時(shí)鐘源模塊連接，其輸出端與相位調(diào)制器連接，其還包括一展頻率，將接收到的時(shí)鐘源信號(hào)根據(jù)展頻率進(jìn)行初步調(diào)制，產(chǎn)生具有相位差的調(diào)制時(shí)鐘信號(hào)；
[0012]相位調(diào)制器，其接收相位產(chǎn)生器輸出的調(diào)制時(shí)鐘信號(hào)，檢測(cè)調(diào)制時(shí)鐘信號(hào)的相位差值，同時(shí)確定調(diào)制周期，并使相位差值在調(diào)制周期中有序排列，產(chǎn)生展頻時(shí)鐘信號(hào)。
[0013]其中，較佳方案是:還包括一演算單元，其與相位調(diào)制器連接，該演算單元用于計(jì)算出調(diào)制周期，滿足不同電路對(duì)調(diào)制頻率的要求。
[0014]其中，較佳方案是:還包括一展頻率設(shè)置單元，其與相位產(chǎn)生器連接，該展頻率設(shè)置單元用于設(shè)置展頻單元的展頻率，提高電路兼容性。
[0015]其中，較佳方案是:該展頻率設(shè)置單元包括第一控制輸入端和第二控制輸入端，該展頻率設(shè)置單元根據(jù)第一控制輸入端和第二控制輸入端接收的控制信號(hào)，設(shè)置展頻單元的展頻率。
[0016]其中，較佳方案是:該一體封裝結(jié)構(gòu)包括一基板、設(shè)置在基板上的電路板和與電路板連接的引腳，該電路板上設(shè)置有與時(shí)鐘源模塊、相位產(chǎn)生器和相位調(diào)制器對(duì)應(yīng)的電路結(jié)構(gòu)，該一體封裝結(jié)構(gòu)通過引腳將展頻時(shí)鐘信號(hào)傳輸?shù)酵獠啃酒臅r(shí)鐘信號(hào)引腳上。
[0017]其中，較佳方案是:該引腳包括一電源引腳和信號(hào)輸出引腳，該電源引腳與振蕩電路模塊連接，該信號(hào)輸出引腳與相位調(diào)制器連接。
[0018]其中，較佳方案是:該引腳還包括懸空引腳和與振蕩電路模塊連接的接地引腳，該懸空引腳、接地引腳、信號(hào)輸出引腳和電源引腳按逆時(shí)針順序設(shè)置在一體封裝結(jié)構(gòu)上。
[0019]其中，較佳方案是:該基板為雙層基板結(jié)構(gòu)，該時(shí)鐘源模塊設(shè)置在底層的基板上，該相位產(chǎn)生器和相位調(diào)制器均設(shè)置在頂層的基板上。
[0020]本發(fā)明的有益效果在于，與現(xiàn)有技術(shù)相比，本發(fā)明通過設(shè)計(jì)一種產(chǎn)生低電磁干擾時(shí)鐘信號(hào)的一體封裝結(jié)構(gòu)，將時(shí)鐘源模塊、相位產(chǎn)生器和相位調(diào)制器均集成在一標(biāo)準(zhǔn)通用的封裝結(jié)構(gòu)中，直接產(chǎn)生具有EMI抑制的展頻時(shí)鐘信號(hào)，從時(shí)鐘源頭對(duì)EMI發(fā)射進(jìn)行抑制，降低晶振時(shí)鐘基波及諧波的信號(hào)頻譜幅值，從而快速有效的解決晶振時(shí)鐘的EMI發(fā)射問題，提高晶振時(shí)鐘EMI的抑制效果，保持信號(hào)的完整性；同時(shí)，一體封裝結(jié)構(gòu)便于直接更換時(shí)鐘晶振，不改變電路的原本排布結(jié)構(gòu)，便于更換，提高工作效率。
【附圖說明】
[0021]下面將結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步說明，附圖中:
[0022]圖1是現(xiàn)有技術(shù)的晶振的電路連接圖；
[0023]圖2是本發(fā)明一體封裝結(jié)構(gòu)的結(jié)構(gòu)框圖；
[0024]圖3是本發(fā)明一體封裝結(jié)構(gòu)與外部芯片的連接框圖；
[0025]圖4是本發(fā)明一體封裝結(jié)構(gòu)的具體結(jié)構(gòu)框圖；
[0026]圖5是本發(fā)明一體封裝結(jié)構(gòu)的引腳的封裝結(jié)構(gòu)示意圖；
[0027]圖6是本發(fā)明一體封裝結(jié)構(gòu)的封裝結(jié)構(gòu)示意圖；
[0028]圖7是本發(fā)明時(shí)鐘信號(hào)調(diào)制前的波形圖；
[0029]圖8是本發(fā)明時(shí)鐘信號(hào)調(diào)制后的波形圖；
[0030]圖9是本發(fā)明時(shí)鐘信號(hào)調(diào)制前的頻譜圖；
[0031]圖10是發(fā)明時(shí)鐘信號(hào)調(diào)制后的頻譜圖。
【具體實(shí)施方式】
[0032]現(xiàn)結(jié)合附圖，對(duì)本發(fā)明的較佳實(shí)施例作詳細(xì)說明。
[0033]如圖2和圖3所示，本發(fā)明提供一種一體封裝結(jié)構(gòu)的優(yōu)選實(shí)施例。
[0034]一種產(chǎn)生低電磁干擾時(shí)鐘信號(hào)的一體封裝結(jié)構(gòu)I，包括依次連接的時(shí)鐘源模塊10、相位產(chǎn)生器20和相位調(diào)制器30，該時(shí)鐘源模塊10、相位產(chǎn)生器20和相位調(diào)制器30均集成在一標(biāo)準(zhǔn)通用的封裝結(jié)構(gòu)中。同時(shí)，將一體封裝結(jié)構(gòu)I于外部電源3連接，提供一體封裝結(jié)構(gòu)I產(chǎn)生時(shí)鐘信號(hào)及后續(xù)波形處理的電源，一體封裝結(jié)構(gòu)I又與外部芯片2連接，一體封裝結(jié)構(gòu)I產(chǎn)生具有EMI抑制的時(shí)鐘信號(hào)并傳輸?shù)酵獠啃酒?中，作為外部芯片2的時(shí)鐘信號(hào)，一體封裝結(jié)構(gòu)I便于直接更換時(shí)鐘源頭，不改變電路的原本排布結(jié)構(gòu)，便于直接更換。
[0035]具體地，時(shí)鐘源模塊10包括無源晶振11和振蕩電路模塊12，時(shí)鐘源模塊10通過無源晶振11和振蕩電路模塊12產(chǎn)生時(shí)鐘源信號(hào)并發(fā)送到相位產(chǎn)生器20中；相位產(chǎn)生器20輸入端與時(shí)鐘源模塊10連接，相位產(chǎn)生器20輸出端與相位調(diào)制器30連接，相位產(chǎn)生器20還包括一展頻率，將接收到的時(shí)鐘源信號(hào)根據(jù)展頻率進(jìn)行初步調(diào)制，產(chǎn)生具有相位差的調(diào)制時(shí)鐘信號(hào)；相位調(diào)制器30接收相位產(chǎn)生器20輸出的調(diào)制時(shí)鐘信號(hào)，檢測(cè)調(diào)制時(shí)鐘信號(hào)的相位差值，同時(shí)確定調(diào)制周期，并使相位差值在調(diào)制周期中有序排列，產(chǎn)生展頻時(shí)鐘信號(hào)。
[0036]如圖4所示，本發(fā)明提供一種一體封裝結(jié)構(gòu)的較佳實(shí)施例。
[0037]一體封裝結(jié)構(gòu)I還包括演算單元40和展頻率設(shè)置單元50，演算單元40與相位調(diào)制器30連接，展頻率設(shè)置單元50與相位產(chǎn)生器20連接。
[0038]具體地，演算單元40用于計(jì)算出調(diào)制周期，滿足不同電路對(duì)調(diào)制頻率的要求;展頻率設(shè)置單元50用于設(shè)置展頻單元的展頻率，提高電路兼容性。
[0039]進(jìn)一步地，展頻率設(shè)置單元50包括第一控制輸入端和第二控制輸入端，展頻率設(shè)置單元50根據(jù)第一控制輸入端和第二控制輸入端接收的控制信號(hào)，設(shè)置展頻單元的展頻率。第一控制輸入端和第二控制輸入端分別連接低電平或高電平，在本實(shí)施例中(其中，第一控制輸入端簡(jiǎn)稱SSO，第二控制輸入端簡(jiǎn)稱SSl)，根據(jù)不同的連接方式，其展頻率調(diào)節(jié)的大小不一樣，包括四種連接方式:
[0040]1