塊在不在位，光模塊速率和能不能與上級(jí)設(shè)備(EU/RU)同步對(duì)時(shí)鐘模塊和FPGA程序進(jìn)行重新配置。
[0031]圖2是本發(fā)明AU、EU、RU中ARM、FPGA和時(shí)鐘模塊的互聯(lián)和相互關(guān)系圖。AU的時(shí)鐘作為主時(shí)鐘，給AU上的FPGA提供參考時(shí)鐘用于光纖傳輸;EU和RU上的時(shí)鐘模塊為從時(shí)鐘，EU/RU上的FPGA通過(guò)光纖能夠恢復(fù)出參考時(shí)鐘，作為時(shí)鐘模塊的參考源。實(shí)現(xiàn)AU、EU和RU三個(gè)單元之間的時(shí)鐘源頭為同一個(gè)。
[0032]圖3是本發(fā)明AU自適應(yīng)6.5G/10G光纖速率的流程圖。AU作為DAS系統(tǒng)的接入單元，自適應(yīng)6.5G/1OG光纖速率只需要根據(jù)下級(jí)光模塊的速率進(jìn)行適應(yīng)就可以，AU自適應(yīng)6.5G/1G光纖速率的步驟如下:
[0033]a.設(shè)備啟動(dòng)后，由ARM先去檢測(cè)光模塊在不在位，不在位就等待，如果在位就去檢測(cè)光模塊的速率；
[0034]b.如果光模塊速率為1G，就開(kāi)始正常工作；如果光模塊速率為6.5G，就必須重新配置FPGA的版本和時(shí)鐘模塊的參數(shù)，然后開(kāi)始正常工作;正常工作后，還需要繼續(xù)去檢測(cè)光模塊在不在位，不在位，就重新返回等待;如果在位，就繼續(xù)正常工作。
[0035]圖4是本發(fā)明EU/RU自適應(yīng)6.5G/10G光纖速率的流程圖，EU/RU自適應(yīng)6.5G/10G光纖速率的步驟如下:
[0036]a.EU/RU啟動(dòng)后首先檢測(cè)與上級(jí)對(duì)接的光模塊在不在位，如果不在位，那么不可能正常工作，就必須等待；
[0037]b.當(dāng)與上級(jí)對(duì)接的光模塊在位后，再檢測(cè)該光模塊的速率，如果是1G的，就直接開(kāi)始檢測(cè)與下級(jí)對(duì)接的光模塊；如果與上級(jí)對(duì)接的是6.5G光模塊，就需要重新配置FPGA版本和時(shí)鐘模塊的參數(shù)，再開(kāi)始檢測(cè)與下級(jí)對(duì)接的光模塊；
[0038]c.如果與下級(jí)對(duì)接的光模塊不在位，就繼續(xù)等待;如果與下級(jí)對(duì)接的光模塊已經(jīng)在位，就開(kāi)始檢測(cè)該光模塊的速率;如果該光模塊的速率為1G，就開(kāi)始正常工作，初始化完成；如果該光模塊的速率為6.5G，需要啟動(dòng)部分重配置FPGA的功能，對(duì)FPGA進(jìn)行重配置，然后再開(kāi)始正常；
[0039]d.開(kāi)始正常工作后，需要先檢測(cè)與上級(jí)對(duì)接光模塊在不在位，確保系統(tǒng)出現(xiàn)問(wèn)題后仍然返回正確的狀態(tài);如果不在位，就需要返回a;如果在位，就繼續(xù)檢測(cè)與下級(jí)對(duì)接光模塊的狀態(tài)；
[0040]e.如果與下級(jí)對(duì)接光模塊不在位，就返回狀態(tài)c;如果在位，說(shuō)明整個(gè)系統(tǒng)都仍在正常工作的狀態(tài)，返回正常工作。
[0041]以上所述，僅為本發(fā)明較好的實(shí)施方式而已，并不構(gòu)成對(duì)本發(fā)明保護(hù)范圍的限定。任何在本發(fā)明精神之內(nèi)所作的修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的權(quán)利要求保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種DAS系統(tǒng)中6.5G/1OG光纖速率的自適應(yīng)方法，其特征在于:DAS系統(tǒng)中分別有AU、EU和RU，AU作為接入單元，將基站信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，通過(guò)光纖傳輸;EU作為擴(kuò)展單元，用于光纖中繼和擴(kuò)展;RU作為遠(yuǎn)端單元，外接天線，用于各種室內(nèi)場(chǎng)景;該方法步驟如下: 1)、AU上ARM根據(jù)與下級(jí)設(shè)備對(duì)接光模塊在不在位，光模塊速率和能不能與下一級(jí)設(shè)備(EU/RU)同步對(duì)FPGA程序和時(shí)鐘模塊進(jìn)行重新配置； 2)、EU上ARM根據(jù)與上級(jí)設(shè)備對(duì)接的光模塊在不在位，光模塊速率和能不能與上級(jí)設(shè)備(AU/EU)同步對(duì)時(shí)鐘模塊和FPGA程序進(jìn)行重新配置;再根據(jù)與下級(jí)設(shè)備(EU/RU)對(duì)接的光模塊在不在位，光模塊速率和能不能與下級(jí)設(shè)備同步對(duì)FPGA進(jìn)行部分重配置； 3)、RU上ARM根據(jù)與上級(jí)設(shè)備對(duì)接的光模塊在不在位，光模塊速率和能不能與上級(jí)設(shè)備(EU/RU)同步對(duì)時(shí)鐘模塊和FPGA程序進(jìn)行重新配置。2.根據(jù)權(quán)利要求1所述的DAS系統(tǒng)中6.5G/10G光纖速率的自適應(yīng)方法，其特征在于:AU的時(shí)鐘作為主時(shí)鐘，給AU上的FPGA提供參考時(shí)鐘用于光纖傳輸;EU和RU上的時(shí)鐘模塊為從時(shí)鐘，EU/RU上的FPGA通過(guò)光纖能夠恢復(fù)出參考時(shí)鐘，作為時(shí)鐘模塊的參考源，實(shí)現(xiàn)AU、EU和RU三個(gè)單元之間的時(shí)鐘源頭為同一個(gè)。3.根據(jù)權(quán)利要求1所述的DAS系統(tǒng)中6.5G/10G光纖速率的自適應(yīng)方法，其特征在于:AU作為DAS系統(tǒng)的接入單元，自適應(yīng)6.5G/10G光纖速率根據(jù)下級(jí)光模塊的速率進(jìn)行適應(yīng)，AU自適應(yīng)6.5G/1OG光纖速率的步驟如下: a.設(shè)備啟動(dòng)后，由ARM先去檢測(cè)光模塊在不在位，不在位就等待，如果在位就去檢測(cè)光模塊的速率； b.如果光模塊速率為1G，就開(kāi)始正常工作；如果光模塊速率為6.5G，就必須重新配置FPGA的版本和時(shí)鐘模塊的參數(shù)，然后開(kāi)始正常工作;正常工作后，還需要繼續(xù)去檢測(cè)光模塊在不在位，不在位，就重新返回等待;如果在位，就繼續(xù)正常工作。4.根據(jù)權(quán)利要求1所述的DAS系統(tǒng)中6.5G/1OG光纖速率的自適應(yīng)方法，其特征在于:EU/RU自適應(yīng)6.5G/1OG光纖速率的步驟如下: a.EU/RU啟動(dòng)后首先檢測(cè)與上級(jí)對(duì)接的光模塊在不在位，如果不在位，那么不可能正常工作，就必須等待； b.當(dāng)與上級(jí)對(duì)接的光模塊在位后，再檢測(cè)該光模塊的速率，如果是1G的，就直接開(kāi)始檢測(cè)與下級(jí)對(duì)接的光模塊；如果與上級(jí)對(duì)接的是6.5G光模塊，就需要重新配置FPGA版本和時(shí)鐘模塊的參數(shù)，再開(kāi)始檢測(cè)與下級(jí)對(duì)接的光模塊； c.如果與下級(jí)對(duì)接的光模塊不在位，就繼續(xù)等待;如果與下級(jí)對(duì)接的光模塊已經(jīng)在位，就開(kāi)始檢測(cè)該光t旲塊的速率;如果該光t旲塊的速率為1G，就開(kāi)始正常工作，初始化完成;如果該光模塊的速率為6.5G，需要啟動(dòng)部分重配置FPGA的功能，對(duì)FPGA進(jìn)行重配置，然后再開(kāi)始正常； d.開(kāi)始正常工作后，需要先檢測(cè)與上級(jí)對(duì)接光模塊在不在位，確保系統(tǒng)出現(xiàn)問(wèn)題后仍然返回正確的狀態(tài);如果不在位，就需要返回a;如果在位，就繼續(xù)檢測(cè)與下級(jí)對(duì)接光模塊的狀態(tài)； e.如果與下級(jí)對(duì)接光模塊不在位，就返回狀態(tài)c;如果在位，說(shuō)明整個(gè)系統(tǒng)都仍在正常工作的狀態(tài)，返回正常工作。
【專利摘要】本發(fā)明提供一種DAS系統(tǒng)中6.5G/10G光纖速率的自適應(yīng)方法，該方法步驟如下：1、AU上ARM根據(jù)與下級(jí)設(shè)備對(duì)接光模塊在不在位，光模塊速率和能不能與下一級(jí)設(shè)備(EU/RU)同步對(duì)FPGA程序和時(shí)鐘模塊進(jìn)行重新配置；2、EU上ARM根據(jù)與上級(jí)設(shè)備對(duì)接的光模塊在不在位，光模塊速率和能不能進(jìn)行重新配置；再根據(jù)與下級(jí)設(shè)備(EU/RU)對(duì)接的光模塊在不在位，光模塊速率和能不能進(jìn)行部分重配置；3、RU上ARM根據(jù)與上級(jí)設(shè)備對(duì)接的光模塊在不在位，光模塊速率和能不能進(jìn)行重新配置。本發(fā)明有益的效果：利用設(shè)備中ARM對(duì)光模塊的識(shí)別與FPGA的在線可編程、可重配置的能力實(shí)現(xiàn)對(duì)6.5G/10G光纖速率的自適應(yīng)，實(shí)現(xiàn)對(duì)舊設(shè)備的向下兼容，也可用于降低系統(tǒng)傳輸成本。
【IPC分類】H04W88/18, H04B10/2575, H04W16/20, H04J3/06
【公開(kāi)號(hào)】CN105656589
【申請(qǐng)?zhí)枴?br>【發(fā)明人】羅寶填, 陳青松
【申請(qǐng)人】三維通信股份有限公司
【公開(kāi)日】2016年6月8日
【申請(qǐng)日】2015年12月30日