降"信號(hào)， 控制補(bǔ)償電容的開關(guān)，將補(bǔ)償電容的容值減少0.5C;如果計(jì)數(shù)器A的最高位先變成"1"，則會(huì) 向上升/下降計(jì)數(shù)器C發(fā)送"上升"信號(hào)，將補(bǔ)償電容的容值增加0.5C;
[0027] 相比于傳統(tǒng)的電荷分配型逐次逼近型模數(shù)轉(zhuǎn)換器，本發(fā)明的主要不同點(diǎn)在于：
[0028] -，采用分段式電容陣列，并且使用4位+4位的電容陣列實(shí)現(xiàn)了9位的數(shù)據(jù)轉(zhuǎn)換，相 比傳統(tǒng)的模數(shù)轉(zhuǎn)換器，電容面積減小了 93%;二，采用了數(shù)字后端校正技術(shù)，極大提高了電 路的線性度，提高了工作性能。
[0029]相比于現(xiàn)有的校正技術(shù)，本發(fā)明的優(yōu)點(diǎn)在于：
[0030] 一，在電路中僅僅加入了補(bǔ)償電容和校正數(shù)字邏輯，硬件成本低；二，該校正方法 屬于數(shù)字后端校正，在模數(shù)轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換的同時(shí)校正，并不影響模數(shù)轉(zhuǎn)換器的正常工作； 三，該方法能夠?qū)囟取㈦妷鹤兓韧饨绺蓴_因素作出響應(yīng)，具有實(shí)時(shí)校正的優(yōu)點(diǎn)。
【附圖說明】
[0031 ]圖1是傳統(tǒng)的逐次逼近型模數(shù)轉(zhuǎn)換器的系統(tǒng)框圖；
[0032] 圖2是傳統(tǒng)的逐次逼近型模數(shù)轉(zhuǎn)換器的電容陣列示意圖；
[0033] 圖3是分段式電容陣列的結(jié)構(gòu)示意圖；
[0034] 圖4是包含電容失配和寄生電容的電容陣列的示意圖；
[0035] 圖5是電容陣列出現(xiàn)失配時(shí)的模數(shù)轉(zhuǎn)換器的輸出碼與輸入的關(guān)系出示意圖；
[0036]圖6是在輸出碼為"xxxxOOOOO"時(shí)，校正位的數(shù)值與電路失配信息的關(guān)系示意圖；
[0037] 圖7是本發(fā)明采用校正模塊中的補(bǔ)償電容的結(jié)構(gòu)示意圖；
[0038] 圖8是增加補(bǔ)償電容以后的分段式電容陣列示意圖；
[0039]圖9是本發(fā)明采用的數(shù)字校正邏輯的示意圖；
[0040] 圖10是帶有數(shù)字后端冗余校正的模數(shù)轉(zhuǎn)換器的系統(tǒng)框圖；
[0041] 圖11是數(shù)字校正邏輯的流程圖。
【具體實(shí)施方式】
[0042] 下面結(jié)合【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的描述。圖10是帶有數(shù)字后端校正 功能的逐次逼近型模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)框圖，所示的框圖中各部分模塊的功能及其相互關(guān)系 說明如下：比較器;與比較器輸入端相連的帶有校正模塊的電荷重分配數(shù)模轉(zhuǎn)換電路;與數(shù) 模轉(zhuǎn)換電路相連的采樣保持電路;與比較器輸出端相連的能夠產(chǎn)生校正位的逐次逼近數(shù)字 邏輯電路;與逐次逼近邏輯、數(shù)模轉(zhuǎn)換器電路相連接的數(shù)字校正邏輯電路。采樣保持電路采 集輸入的模擬信號(hào)并且一直保持;逐次逼近邏輯電路估計(jì)輸入的模擬量，將數(shù)字信號(hào)輸入 數(shù)模轉(zhuǎn)換電路，轉(zhuǎn)換成估計(jì)的模擬量，再將估計(jì)的模擬量與采集的模擬量進(jìn)行比較，比較結(jié) 果反饋給逐次逼近邏輯。該邏輯通過二分法逐漸逼近所采集的模擬信號(hào)，最終得到最接近 輸入的數(shù)字輸出；校正數(shù)字邏輯檢測(cè)數(shù)字輸出以及校正位，并將結(jié)果反饋給校正電容，進(jìn)行 實(shí)時(shí)校正。
[0043]下面具體說明本發(fā)明所采用的逐次逼近型模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換和校正的過程：
[0044] 首先說明逐次逼近型模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換過程:在采樣階段，開關(guān)0S閉合，即所有 電容的上極板連接到V?;高位端的電容下極板對(duì)輸入電壓Vin進(jìn)行采樣，低位端的電容下極 板連接到V?。在轉(zhuǎn)換階段，開關(guān)打開，高位端的所有電容下極板接到V?，從而將輸入電 壓與Vcm進(jìn)行比較。模數(shù)轉(zhuǎn)換器的最高位D 8將由以下規(guī)則產(chǎn)生：如果Vp-VcmM)，那么D8 = O,同 時(shí)電容C7的下極板將被轉(zhuǎn)接到地端GND;如果VP-V?〈0，則D8 = 1，電容C7的下極板將被接到 Vdd。然后，模數(shù)轉(zhuǎn)換器的第二位輸出D7將以同樣的方式產(chǎn)生。該過程一直持續(xù)到9位輸出Ds ~Do全部轉(zhuǎn)換完成。
[0045] 接下來結(jié)合圖11來說明逐次逼近型模數(shù)轉(zhuǎn)換器的校正過程，：
[0046] 1)數(shù)字校正邏輯電路從逐次逼近邏輯電路的數(shù)字輸出中隨機(jī)獲取N個(gè)9位數(shù)字輸 出數(shù)碼及其校正位輸出Dcal;
[0047] 2)當(dāng)逐次逼近邏輯電路的輸出為"xxxxOOOOO"時(shí)，數(shù)字校正邏輯電路會(huì)探測(cè)該輸 出碼的校正位Dcal ;若Dcal = 1，則將其標(biāo)記為A組;若Dcal = 0，則將其標(biāo)記為B組；
[0048] 3)數(shù)字校正邏輯電路中的9位計(jì)數(shù)器A和8位計(jì)數(shù)器B，分別用于統(tǒng)計(jì)A組數(shù)碼和B組 數(shù)碼的數(shù)量；
[0049] 4)如果計(jì)數(shù)器B的最高位先變成"1"，則會(huì)向上升/下降計(jì)數(shù)器C發(fā)送"下降"信號(hào)， 控制補(bǔ)償電容的開關(guān)，將補(bǔ)償電容的容值減少0.5C;如果計(jì)數(shù)器A的最高位先變成"1"，則會(huì) 向上升/下降計(jì)數(shù)器C發(fā)送"上升"信號(hào)，將補(bǔ)償電容的容值增加0.5C;
[0050] 5)步驟4)完成后，數(shù)字校正邏輯電路清空計(jì)數(shù)器A和B，并重復(fù)步驟1)到步驟5)。
【主權(quán)項(xiàng)】
1. 一種帶有數(shù)字后端校正功能的逐次逼近型模數(shù)轉(zhuǎn)換器，其特征在于包括： 比較器； 與比較器輸入端相連的帶校正模塊的電荷重分配型數(shù)模轉(zhuǎn)換器電路； 與上述的數(shù)模轉(zhuǎn)換器電路、比較器相連的采樣保持電路； 與比較器輸出端相連的能夠產(chǎn)生校正位的逐次逼近邏輯電路； 與逐次逼近邏輯電路、數(shù)模轉(zhuǎn)換器電路相連接的數(shù)字校正邏輯電路。2. 根據(jù)權(quán)利要求1所述的逐次逼近型模數(shù)轉(zhuǎn)換器，其特征在于所述的校正模塊是可調(diào) 節(jié)的補(bǔ)償電容，由四路開關(guān)控制的電容并聯(lián)實(shí)現(xiàn)，這四路電容的容值分別為:〇. 5C，C，2C， 4C;其中0.5C的電容由兩個(gè)容值為C的單位電容串聯(lián)得到，2C和4C的電容分別由兩個(gè)和四個(gè) 容值為C的單位電容并聯(lián)得到，數(shù)字校正邏輯電路通過控制四路電容的開關(guān)來調(diào)整補(bǔ)償電 容的等效容值，調(diào)節(jié)范圍為〇~7.5C。3. 根據(jù)權(quán)利要求1所述的逐次逼近型模數(shù)轉(zhuǎn)換器，其特征在于所述的數(shù)字校正邏輯電 路包括："xxxxOOOOO"數(shù)據(jù)選擇器、9位計(jì)數(shù)器A、8位計(jì)數(shù)器B、"1"選擇器、"0"選擇器、4位上 升/下降計(jì)數(shù)器C，逐次逼近型模數(shù)轉(zhuǎn)換器的9位輸出數(shù)碼與"xxxxOOOOO"數(shù)據(jù)選擇器的輸入 相連，校正位的輸出與"1"選擇器、"0"選擇器的輸入相連，"χχχχΟΟΟΟΟ"與"1"選擇器的輸出 共同連到9位計(jì)數(shù)器A的輸入；"xxxxOOOOO"與"0"選擇器的輸出共同連接到8位計(jì)數(shù)器B的輸 入;9位計(jì)數(shù)器A的最高位輸出連接到4位上升/下降計(jì)數(shù)器C的"上升"輸入端;8位計(jì)數(shù)器B的 最高位輸出端連接到4位上升/下降計(jì)數(shù)器C的"下降"輸入端;4位上升/下降計(jì)數(shù)器C的四位 輸出分別連接到校正模塊的四路開關(guān)，由高位到低位分別連接4C、2C、C、0.5C的電容開關(guān)。4. 一種如權(quán)利要求1所述逐次逼近型模數(shù)轉(zhuǎn)換器的數(shù)字后端冗余校正方法，其特征在 于包括如下步驟： 1) 數(shù)字校正邏輯電路從逐次逼近邏輯電路的數(shù)字輸出中隨機(jī)獲取N個(gè)9位數(shù)字輸出數(shù) 碼及其校正位輸出Dcal ; 2) 當(dāng)逐次逼近邏輯電路的輸出為"xxxxOOOOO"時(shí)，數(shù)字校正邏輯電路會(huì)探測(cè)該輸出碼 的校正位DGAL;若D GAL = 1，則將其標(biāo)記為A組;若DGAL = 0，則將其標(biāo)記為B組； 3) 數(shù)字校正邏輯電路中的9位計(jì)數(shù)器A和8位計(jì)數(shù)器B，分別用于統(tǒng)計(jì)A組數(shù)碼和B組數(shù)碼 的數(shù)量； 4) 如果計(jì)數(shù)器B的最高位先變成"1"，則會(huì)向上升/下降計(jì)數(shù)器C發(fā)送"下降"信號(hào)，控制 補(bǔ)償電容的開關(guān)，將補(bǔ)償電容的容值減少〇. 5C;如果計(jì)數(shù)器A的最高位先變成"Γ，則會(huì)向上 升/下降計(jì)數(shù)器C發(fā)送"上升"信號(hào)，將補(bǔ)償電容的容值增加0.5C; 5) 步驟4)完成后，數(shù)字校正邏輯電路清空計(jì)數(shù)器A和B，并重復(fù)步驟1)到步驟5)。
【專利摘要】本發(fā)明公開了一種逐次逼近型模數(shù)轉(zhuǎn)換器及其數(shù)字后端冗余校正方法，包括比較器；電荷重分配型數(shù)模轉(zhuǎn)換器電路；采樣保持電路；逐次逼近邏輯電路；數(shù)字校正邏輯電路。在逐次逼近數(shù)字邏輯中增加一次轉(zhuǎn)換循環(huán)得到額外的校正位DCAL，校正邏輯通過校正位的數(shù)值判斷電容的失配信息，并反饋給增加的電容補(bǔ)償電路，對(duì)電容陣列進(jìn)行校正，緩解分段式電荷重分配型模數(shù)轉(zhuǎn)換電路中工藝失配和寄生電容的問題，從而提高逐次逼近型模數(shù)轉(zhuǎn)換器的實(shí)際精度。該校正方法屬于數(shù)字后端校正，在模數(shù)轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換的同時(shí)校正，并不影響模數(shù)轉(zhuǎn)換器的正常工作；該方法能夠?qū)囟?、電壓變化等外界干擾因素作出響應(yīng)，具有實(shí)時(shí)校正的優(yōu)點(diǎn)。
【IPC分類】H03M1/38, H03M1/10
【公開號(hào)】CN105680865
【申請(qǐng)?zhí)枴緾N201610140253
【發(fā)明人】朱曉雷, 王武廣, 黃汝霖, 邵雷來, 孫國(guó)權(quán)
【申請(qǐng)人】浙江大學(xué)
【公開日】2016年6月15日
【申請(qǐng)日】2016年3月12日