半導(dǎo)體器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及將常截止型晶體管與常導(dǎo)通型晶體管共源共柵(Cascode)連接的半導(dǎo)體器件，特別是涉及具有過電壓保護功能的半導(dǎo)體器件。
【背景技術(shù)】
[0002]在具有過電壓保護功能的半導(dǎo)體器件中，為了保護上述裝置不受靜電放電(ESD:Electrostatic Discharge)等的過電壓影響，進行了將上述器件內(nèi)的晶體管的結(jié)構(gòu)改良為能夠耐受上述過電壓的結(jié)構(gòu)的研究，或者進行了在上述器件中設(shè)置過電壓保護電路的研究。
[0003]這里，關(guān)于向半導(dǎo)體器件的ESD的施加進行說明。它是指在半導(dǎo)體器件外部的物體(例如人體或輸送裝置等)中所帶的高電壓的靜電由于上述物體與上述半導(dǎo)體器件的接觸而流入到上述半導(dǎo)體器件的內(nèi)部的情況。例如將由于帶電的人體與半導(dǎo)體器件接觸而導(dǎo)致的向半導(dǎo)體器件的ESD的施加模型化的人體模型中，直至被施加于半導(dǎo)體器件的放電電流達(dá)到峰值的上升時間為lOnsec，放電電流的峰值為幾A程度。在上述放電電流從半導(dǎo)體器件的電源端子流入的情況下，如果上述半導(dǎo)體器件為關(guān)斷狀態(tài)，則電荷停留在上述電源端子，上述電源端子的電位急劇上升，將會瞬間地對上述電源端子施加2kV程度的過電壓。
[0004]在專利文獻I中，將具有高耐壓的常導(dǎo)通型的異質(zhì)結(jié)場效應(yīng)晶體管和常截止型的絕緣柵型場效應(yīng)晶體管單片地形成，在將它們共源共柵連接的半導(dǎo)體器件中，與常截止型的絕緣柵型場效應(yīng)晶體管并聯(lián)連接有雪崩擊穿二極管(avalanche breakdown d1de)。由此，通過對常截止型的絕緣柵型場效應(yīng)晶體管施加高電壓，來防止常截止型的絕緣柵型場效應(yīng)晶體管被破壞的情況。
[0005]現(xiàn)有技術(shù)文獻
[0006]專利文獻
[0007]專利文獻1:日本特開2006-351691號公報

【發(fā)明內(nèi)容】

[0008]發(fā)明要解決的技術(shù)問題
[0009]但是，在將常截止型晶體管與常導(dǎo)通型晶體管共源共柵連接的半導(dǎo)體器件中，當(dāng)對上述裝置的電源端子施加了ESD等的過電壓時，電壓最先上升的不是上述常截止型晶體管而是上述常導(dǎo)通型晶體管。因此，必須要對上述常導(dǎo)通型晶體管采取過電壓應(yīng)對對策。
[0010]作為對上述常導(dǎo)通型晶體管采取的過電壓應(yīng)對對策，考慮以下的2個方案。第一方案是，使上述常導(dǎo)通型晶體管的截止耐壓比施加于上述常導(dǎo)通型晶體管的漏極-源極間(或者集電極-發(fā)射極間)的電壓高的方法，第二方案是，使施加在上述常導(dǎo)通型晶體管的漏極-源極間(或者集電極-發(fā)射極間)的電壓達(dá)到上述常導(dǎo)通型晶體管的截止耐壓之前，使上述常導(dǎo)通型晶體管為導(dǎo)通狀態(tài)，避免上述常導(dǎo)通型晶體管的漏極-源極間(或者集電極-發(fā)射極間)的電位差成為上述晶體管的截止耐壓以上的方法。這里，所謂晶體管的截止耐壓是指晶體管為截止?fàn)顟B(tài)時允許的漏極-源極間電壓(集電極-發(fā)射極間電壓)的最大值。
[0011]關(guān)于第一方案，需要對上述常導(dǎo)通型晶體管的布局結(jié)構(gòu)向提高截止耐壓的方面進行再設(shè)計，該再設(shè)計伴隨有導(dǎo)通電阻增大等的特性惡化。另外，在上述共源共柵連接的半導(dǎo)體器件中使用的常導(dǎo)通型晶體管的截止耐壓為IkV程度，遠(yuǎn)比由ESD施加的電壓2kV程度小。因此，即使將上述常導(dǎo)通型晶體管的截止耐壓提高，但如果施加于上述器件的電源端子的ESD立即被施加于上述常導(dǎo)通型晶體管的漏極(或者集電極)，則上述常導(dǎo)通型晶體管也會被破壞。因此，第一方案并不是現(xiàn)實可行的改善對策。
[0012]關(guān)于第二方案，在上述共源共柵連接的半導(dǎo)體器件中，作為大電力功率晶體管(最大耗電功率為1W程度以上的功率晶體管)使用的常導(dǎo)通型晶體管的接通時間為30nsec程度，與此相對，在ESD中的上升沿時間如上所述為1nsec程度，因此只要常導(dǎo)通型晶體管為大電力功率晶體管就難以實現(xiàn)。這里，所謂晶體管的接通時間是指，從對晶體管的柵極(或者基極)輸出用于使晶體管為導(dǎo)通狀態(tài)的電壓信號(或者電流信號)起直至晶體管成為導(dǎo)通狀態(tài)所需要的時間。
[0013]本發(fā)明是鑒于上述的狀況而完成的，其目的在于提供將常截止型晶體管與常導(dǎo)通型晶體管共源共柵連接的半導(dǎo)體器件，并且是能夠?qū)崿F(xiàn)對過電壓的破壞承受能力的提高的半導(dǎo)體器件。
[0014]用于解決問題的技術(shù)方案
[0015]為了達(dá)成上述目的，本發(fā)明的半導(dǎo)體器件構(gòu)成為，包括常截止型的第一晶體管、常導(dǎo)通型的第二晶體管和常導(dǎo)通型的第三晶體管，上述第一晶體管與上述第二晶體管共源共柵連接，上述第三晶體管與上述第二晶體管并聯(lián)連接，上述第二晶體管和上述第三晶體管各自的截止耐壓比上述第一晶體管的截止耐壓高，上述第三晶體管的接通時間比上述第二晶體管的接通時間短的結(jié)構(gòu)(第一結(jié)構(gòu))。
[0016]在上述第一結(jié)構(gòu)的半導(dǎo)體器件，也可以構(gòu)成為，還包括二極管、電源端子和接地端子，上述第一晶體管、上述第二晶體管和上述第三晶體管各自具有第一電極、第二電極和控制電極，上述電源端子與上述第二晶體管的上述第一電極以及上述第三晶體管的上述第一電極連接，上述第二晶體管的上述第二電極以及上述第三晶體管的上述第二電極與上述第一晶體管的上述第一電極連接，上述第一晶體管的上述第二電極與上述接地端子連接，上述二極管以上述二極管的陰極電極連接于上述電源端子側(cè)、在上述二極管的陽極電極連接于上述第三晶體管的上述控制電極側(cè)的方式，設(shè)置在上述電源端子與上述第三晶體管的上述控制電極之間，上述二極管的雪崩電壓比上述電源端子與上述接地端子之間的額定電壓大，并且為上述第三晶體管的截止耐壓以下的結(jié)構(gòu)(第二結(jié)構(gòu))。
[0017]在上述第一結(jié)構(gòu)或者上述第二結(jié)構(gòu)的半導(dǎo)體器件中，也可以構(gòu)成為上述第二晶體管和上述第三晶體管通過同一晶片處理形成的結(jié)構(gòu)(第三結(jié)構(gòu))。
[0018]在上述第一?第三結(jié)構(gòu)的任一種結(jié)構(gòu)的半導(dǎo)體器件中，也可以構(gòu)成為上述第二晶體管和上述第三晶體管形成在一個半導(dǎo)體芯片上的結(jié)構(gòu)(第四結(jié)構(gòu))。
[0019]在上述第四結(jié)構(gòu)的半導(dǎo)體結(jié)構(gòu)中，也可以構(gòu)成為用于將上述第二晶體管與上述第三晶體管并聯(lián)連接的電連接路徑的全部形成在上述半導(dǎo)體芯片上的結(jié)構(gòu)(第五結(jié)構(gòu))。
[0020]在上述第一?第五結(jié)構(gòu)的任一種結(jié)構(gòu)的半導(dǎo)體器件中，也可以構(gòu)成為上述第二晶體管和上述第三晶體管各自是使用寬帶隙半導(dǎo)體的晶體管的結(jié)構(gòu)(第六結(jié)構(gòu))。
[0021]在上述第六結(jié)構(gòu)的半導(dǎo)體結(jié)構(gòu)中，也可以構(gòu)成為上述使用寬帶隙半導(dǎo)體的晶體管為氮化鎵(GaN)類的晶體管(第七結(jié)構(gòu))。
[0022]發(fā)明效果
[0023]依據(jù)本發(fā)明，在將常截止型晶體管與常導(dǎo)通型晶體管共源共柵連接的半導(dǎo)體器件中，能夠?qū)崿F(xiàn)對于過電壓的破壞承受能力的提高。
【附圖說明】
[0024]圖1是表示本發(fā)明的第一實施方式的半導(dǎo)體器件的結(jié)構(gòu)的圖。
[0025]圖2是表示本發(fā)明的第二實施方式的半導(dǎo)體器件的結(jié)構(gòu)的圖。
[0026]圖3是表示本發(fā)明的第三實施方式的半導(dǎo)體器件的概略結(jié)構(gòu)的俯視圖。
【具體實施方式】
[0027]【第一實施方式】
[0028]參照圖1對本發(fā)明的第一實施方式的半導(dǎo)體器件進行說明。
[0029]圖1是表示本實施方式的半導(dǎo)體器件I的結(jié)構(gòu)的圖。本實施方式的半導(dǎo)體器件I包括:常截止型晶體管Ql;常導(dǎo)通型晶體管Q2和Q3;電阻Rl和R2;接地端子Tl;電源端子T2和控制端子T3。常導(dǎo)通型晶體管Q2和Q3是截止耐壓比常截止型晶體管Ql高的晶體管，常導(dǎo)通型晶體管Q3是接通時間比常截止型晶體管Q2短的晶體管。通過使常導(dǎo)通型晶體管Q2為大電力功率晶體管(最大耗電功率為1W程度以上的功率晶體管)，使常導(dǎo)通型晶體管Q3為不用于大電力的功率晶體管(最大耗電功率為小于1W程度的功率晶體管)，能夠使常導(dǎo)通型晶體管Q3的接通時間比常導(dǎo)通型晶體管Q2的接通時間短。
[0030]常截止型晶體管Ql是N溝道M0SFET(MetalOxide Semiconductor Field EffectTransistor)，常導(dǎo)通型晶體管Q2和Q3是氮化鎵(GaN)類的N溝道異質(zhì)結(jié)場效應(yīng)晶體管。
[0031]常截止型晶體管Ql與常導(dǎo)通型晶體管Q2共源共柵連接，設(shè)置在接地端子Tl與電源端子T2之間。即，接地端子Tl與常截止型晶體管Ql的源極電極連接，常截止型晶體管Ql的漏極電極與常導(dǎo)通型晶體管Q2的源極電極連接