半導體封裝件及其制法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導體封裝件，尤指一種具晶圓級線路的半導體封裝件及其制法。
【背景技術(shù)】
[0002]隨著電子產(chǎn)業(yè)的蓬勃發(fā)展，電子產(chǎn)品也逐漸邁向多功能、高性能的趨勢。目前應用于晶片封裝領(lǐng)域的技術(shù)，例如晶片尺寸構(gòu)裝(ChipScale Package, CSP)、晶片直接貼附封裝(Direct Chip Attached, DCA)或多晶片模組封裝(Multi — Chip Module, MCM)等覆晶型態(tài)的封裝模組、或?qū)⒕Ⅲw堆迭化整合為三維積體電路(3D IC)晶片堆迭技術(shù)等。
[0003]圖1為現(xiàn)有半導體封裝件I的剖面示意圖，該半導體封裝件I通過于一封裝基板18與半導體晶片11的間設(shè)置一娃中介板(Through Silicon interposer, TSI) 10，該娃中介板10具有導電娃穿孔(Through-silicon via, TSV) 100及設(shè)于該導電娃穿孔100上的線路重布結(jié)構(gòu)(Redistribut1n layer, RDL) 15，令該線路重布結(jié)構(gòu)15藉由多個導電元件17電性結(jié)合間距較大的封裝基板18的焊墊180，并形成黏著材12包覆該些導電元件17，而間距較小的半導體晶片11的電極墊110藉由多個焊錫凸塊19電性結(jié)合該導電硅穿孔100。之后，再形成黏著材12包覆該些焊錫凸塊19。
[0004]若該半導體晶片11直接結(jié)合至該封裝基板18上，因半導體晶片11與封裝基板18兩者的熱膨脹系數(shù)的差異甚大，所以半導體晶片11外圍的焊錫凸塊19不易與封裝基板18上對應的焊墊180形成良好的接合，致使焊錫凸塊19自封裝基板18上剝離。另一方面，因半導體晶片11與封裝基板18之間的熱膨脹系數(shù)不匹配(mismatch)，其所產(chǎn)生的熱應力(thermal stress)與翹曲(warpage)的現(xiàn)象也日漸嚴重，致使半導體晶片11與封裝基板18之間的電性連接可靠度(reliability)下降，且將造成信賴性測試的失敗。
[0005]因此，藉由半導體基材制作的硅中介板10的計，其與該半導體晶片11的材質(zhì)接近，所以可有效避免上述所產(chǎn)生的問題。
[0006]惟，前述現(xiàn)有半導體封裝件I的制法中，于制作該娃中介板10時，需形成該導電娃穿孔100，而該導電硅穿孔100的制程需于該硅中介板10上挖孔及金屬填孔，致使該導電硅穿孔100的整體制程占整個該硅中介板10的制作成本達約40?50% (以12寸晶圓為例，不含人工成本)，以致于最終產(chǎn)品的成本及價格難以降低。
[0007]此外，該硅中介板10的制作技術(shù)難度高，致使該半導體封裝件I的生產(chǎn)量相對降低，且制作良率降低。
[0008]因此，如何克服上述現(xiàn)有技術(shù)的種種問題，實已成目前亟欲解決的課題。

【發(fā)明內(nèi)容】

[0009]鑒于上述現(xiàn)有技術(shù)的種種缺失，本發(fā)明提供一種半導體封裝件及其制法，能增加該半導體封裝件的整體結(jié)構(gòu)的剛性。
[0010]本發(fā)明的半導體封裝件，包括:絕緣槽體，其具有相對的第一表面與第二表面，且該第一表面上具有開口 ；絕緣片體，其自該絕緣槽體的第一表面的邊緣向外延伸，且該絕緣片體的厚度小于該絕緣槽體的厚度；電子元件，其設(shè)于該開口中，且該電子元件具有相對的作用側(cè)與非作用側(cè)；介電層，其形成于該絕緣槽體的第一表面、該絕緣片體與該電子元件的作用側(cè)上、及該開口中；以及線路層，其設(shè)于該介電層上并電性連接該電子元件。
[0011]前述的半導體封裝件中，該絕緣片體為與該絕緣槽體一體成形。
[0012]本發(fā)明還提供一種半導體封裝件的制法，包括:提供一具有凹部的承載件，且該承載件的表面與該凹部的表面上形成有一絕緣層；置放至少一電子元件于該凹部中的絕緣層上；形成介電層于該絕緣層與電子元件上，以令該介電層包覆該電子元件；形成線路層于該介電層上，并與該電子元件電性連接；以及移除該承載件，以外露該絕緣層。
[0013]前述的制法中，該承載件為含硅的板體。
[0014]前述的制法中，是以濕蝕刻方式移除該承載件，且蝕刻至該絕緣層。
[0015]前述的制法中，該承載件具有多個該凹部，以于移除該承載件后，進行切單制程。
[0016]前述的半導體封裝件及制法中，形成該絕緣層(或絕緣槽體、絕緣片體)的材質(zhì)為氧化硅或氮化硅。
[0017]前述的半導體封裝件及制法中，該電子元件以其非作用側(cè)藉由結(jié)合層結(jié)合至該凹部(或該開口)中。
[0018]前述的半導體封裝件及制法中，于移除該承載件后，移除該絕緣槽體的第二表面的部分材質(zhì)與該結(jié)合層，使該電子元件的非作用側(cè)外露于該絕緣槽體的第二表面。
[0019]前述的半導體封裝件及制法中，該介電層的材質(zhì)不同于該絕緣層的材質(zhì)。
[0020]前述的半導體封裝件及制法中，復包括于移除該承載件后，移除該絕緣片體的部分材質(zhì)，使該線路層外露于該絕緣片體。
[0021]前述的半導體封裝件及制法中，復包括形成線路重布結(jié)構(gòu)于該介電層與該線路層上，且該線路重布結(jié)構(gòu)電性連接該線路層。又包括于移除該承載件后，結(jié)合封裝基板至該線路重布結(jié)構(gòu)上，且該線路重布結(jié)構(gòu)電性連接該封裝基板。
[0022]另外，前述的半導體封裝件及制法中，復包括于移除該承載件后，結(jié)合封裝基板至該線路層上，且該線路層電性連接該封裝基板。
[0023]由上可知，本發(fā)明的半導體封裝件及其制法，藉由該絕緣層的設(shè)計，能增加該半導體封裝件的整體結(jié)構(gòu)的剛性，不僅能降低該介電層的厚度，并可避免于制程中因升溫或降溫而發(fā)生熱翹曲的現(xiàn)象。
[0024]此外，本發(fā)明因無需制作現(xiàn)有硅中介板的方式，所以不僅能大幅降低該半導體封裝件的制作成本，且能簡化制程，使該半導體封裝件的生產(chǎn)量提高及提高制作良率。
【附圖說明】
[0025]圖1為現(xiàn)有半導體封裝件的剖面示意圖；
[0026]圖2A至2H為本發(fā)明的半導體封裝件的制法的第一實施例的剖面示意圖；其中，圖2B’及2B”為圖2B的其它實施例，圖2G’及2G”為圖2G的其它實施例，圖2H’及2H”為圖2H的其它實施例；以及
[0027]圖3A至3B為本發(fā)明的半導體封裝件的制法的第二實施例的剖面示意圖。
[0028]主要組件符號說明
[0029]1、2、2’、2”、3 半導體封裝件
[0030]10硅中介板
[0031]100導電硅穿孔
[0032]11半導體晶片
[0033]110、210電極墊
[0034]12黏著材
[0035]15、25線路重布結(jié)構(gòu)
[0036]17、27導電元件
[0037]18、28封裝基板
[0038]180焊墊
[0039]19焊錫凸塊
[0040]20承載件
[0041]200凹部
[0042]21、21’電子元件
[0043]21a作用側(cè)
[0044]21b非作用側(cè)
[0045]211結(jié)合層
[0046]212結(jié)合材
[0047]212a、212b晶片
[0048]22絕緣層
[0049]23介電層
[0050]230盲孔
[0051]24、34線路層
[0052]240導電盲孔
[0053]250介電部
[0054]251線路部
[0055]26絕緣保護層
[0056]260開孔
[0057]32絕緣槽體
[0058]32a第一表面
[0059]32b、32b’第二表面
[0060]320開口
[0061]340導電體
[0062]37導電凸塊
[0063]42絕緣片體
[0064]S切割路徑
[0065]T、t、m、h、L厚度
[