一種低壓差線(xiàn)性穩(wěn)壓器的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及模擬集成電路設(shè)計(jì)技術(shù)領(lǐng)域，特別是涉及一種低壓差線(xiàn)性穩(wěn)壓器。
【背景技術(shù)】
[0002]與傳統(tǒng)穩(wěn)壓器相比，低壓差線(xiàn)性穩(wěn)壓器(Low Dropout Regulator，LDO)具有功耗更低，噪聲更小等優(yōu)點(diǎn)。LDO的結(jié)構(gòu)復(fù)雜且工作狀態(tài)多變，為保障LDO穩(wěn)定地工作，通常需要增加補(bǔ)償電路和輔助電路。
[0003]在現(xiàn)有技術(shù)中，典型的LDO結(jié)構(gòu)如圖1所示，包括誤差放大器、輸出調(diào)整管、反饋電阻以及補(bǔ)償電路和輔助電路。補(bǔ)償電路由緩沖器、串聯(lián)的可變電阻Rz和電容Cz組成，緩沖器將誤差放大器輸出極點(diǎn)分裂為兩個(gè)較高頻極點(diǎn)，串接的電阻Rz和電容C 2形成零點(diǎn)，該零點(diǎn)跟隨輸出極點(diǎn)變化且相互抵消，使系統(tǒng)穩(wěn)定。同時(shí)，利用輔助電路加快電路響應(yīng)速度，提高LDO的負(fù)載瞬態(tài)性能。
[0004]但是，由于上述LDO增加了緩沖器，使調(diào)整管的柵控制信號(hào)擺幅減小，在驅(qū)動(dòng)相同負(fù)載的情況下，需要更大的調(diào)整管，導(dǎo)致芯片面積增大；并且，上述輔助電路通常由比較器和充放電電路等組成，增加了 LDO電路的復(fù)雜度，進(jìn)而增加了芯片的面積和成本。
[0005]基于此，亟需一種低壓差線(xiàn)性穩(wěn)壓器，能夠在保證LDO性能指標(biāo)的前提下，減小芯片的設(shè)計(jì)復(fù)雜度和面積，降低成本。
【實(shí)用新型內(nèi)容】
[0006]有鑒于此，本實(shí)用新型提供了一種低壓差線(xiàn)性穩(wěn)壓器，以實(shí)現(xiàn)在保證LDO性能指標(biāo)的前提下，減小芯片的設(shè)計(jì)復(fù)雜度和面積，降低成本的目的。
[0007]為解決上述技術(shù)問(wèn)題，本實(shí)用新型提供一種低壓差線(xiàn)性穩(wěn)壓器，包括:
[0008]由第一運(yùn)放AMP1和第二運(yùn)放AMP 2級(jí)聯(lián)構(gòu)成的誤差放大器；
[0009]第一運(yùn)放調(diào)整管MK1;
[0010]第二運(yùn)放調(diào)整管Mk2;
[0011]輸出調(diào)整管Mp;
[0012]第一反饋電阻Rfi和第二反饋電阻R F2；
[0013]由電容Cm和可變電阻Rm串聯(lián)構(gòu)成的密勒補(bǔ)償電路；
[0014]輸出電阻負(fù)載&和輸出電容負(fù)載C ^
[0015]其中，
[0016]所述第一運(yùn)放調(diào)整管Mk1、第二運(yùn)放調(diào)整管Mk2及輸出調(diào)整管M P為PMOS管；
[0017]所述第一運(yùn)放AMPj^同相輸入端與外部基準(zhǔn)電壓VREF相連，反相輸入端與所述第一反饋電阻Rfi和第二反饋電阻Rf2相連，偏置電流端與所述第一運(yùn)放調(diào)整管Mki的漏端相連；
[0018]所述第二運(yùn)放AMP2的輸出端與所述輸出調(diào)整管Mp的柵端相連，偏置電流端與所述第二運(yùn)放調(diào)整管Mk2的漏端相連；
[0019]所述第一運(yùn)放調(diào)整管Mki的柵端與所述輸出調(diào)整管Mp的柵端相連，源端與電源VDD相連；
[0020]所述第二運(yùn)放調(diào)整管Mk2的柵端與所述輸出調(diào)整管Mp的柵端相連，源端與所述電源VDD相連；
[0021]所述第一反饋電阻Rfi和第二反饋電阻R F2串聯(lián)接在所述輸出調(diào)整管Mp的漏端和地之間；
[0022]所述輸出調(diào)整管Mp的源端與所述電源VDD相連；
[0023]所述輸出電阻負(fù)載&和輸出電容負(fù)載C d妾在輸出端和地之間；
[0024]所述電容Cm和可變電阻R M串聯(lián)接在所述第二運(yùn)放AMP 2的輸入端和輸出端之間。
[0025]上述低壓差線(xiàn)性穩(wěn)壓器中，優(yōu)選的，所述可變電阻Rm具體為第一 NMOS管M9，所述第一 NMOS管M9的源端與所述輸出調(diào)整管Mp的柵端相連，漏端與所述電容Cm相連，柵端與所述電源VDD相連。
[0026]上述低壓差線(xiàn)性穩(wěn)壓器中，優(yōu)選的，所述第一運(yùn)放AMP1包括:
[0027]第二 PMOS管M2、第三PMOS管M3、第四PMOS管M4、第二 NMOS管M5及第三NMOS管M6 ；
[0028]其中，所述第三PMOS管M3的柵端作為所述第一運(yùn)放AMP1的同相輸入端與所述外部基準(zhǔn)電壓VREF相連，漏端與所述第二 NMOS管M5的漏端、柵端均相連，源端與所述第二PMOS管M2的漏端、所述第四PMOS管M4的源端均相連且作為所述第一運(yùn)放AMPj^偏置電流端與所述第一運(yùn)放調(diào)整管Mki的漏端相連；
[0029]所述第二 PMOS管M2的源端與所述電源VDD相連；
[0030]所述第四PMOS管M4的柵端作為所述第一運(yùn)放AMP1的反相輸入端與所述第一反饋電阻Rfi和第二反饋電阻R F2相連，漏端與所述第三NMOS管M6的漏端相連且作為所述第一運(yùn)放AMP1的輸出端與所述電容C M相連；
[0031]所述第三NMOS管M6的源端、所述第二 NMOS管M5的源端均與地相連。
[0032]上述低壓差線(xiàn)性穩(wěn)壓器中，優(yōu)選的，所述第二運(yùn)放AMP2包括:
[0033]第五PMOS管M7和第四NMOS管M8 ；
[0034]其中，所述第四NMOS管M8的柵端作為所述第二運(yùn)放AMP2的輸入端與所述電容CM相連，漏端與所述第五PMOS管M7的漏端、所述輸出調(diào)整管Mp的柵端均相連且作為所述第二運(yùn)放AMP2的輸出端與所述可變電阻Rm相連，源端與地相連；
[0035]所述第五PMOS管M7的源端與所述電源VDD相連。
[0036]以上本實(shí)用新型提供的低壓差線(xiàn)性穩(wěn)壓器中，引入電容Cm和可變電阻Rm構(gòu)成的密勒補(bǔ)償電路來(lái)取代現(xiàn)有技術(shù)中緩沖器，通過(guò)利用密勒效應(yīng)將第一運(yùn)放AMPj^輸出端極點(diǎn)推向低頻，將第二運(yùn)放AMPd^輸出端極點(diǎn)推向高頻，可以起到緩沖器極點(diǎn)分離的效果，進(jìn)而電容Cm和可變電阻Rm形成的零點(diǎn)跟隨輸出極點(diǎn)變化，抵消了輸出極點(diǎn)，保證電路的穩(wěn)定性，有效解決了現(xiàn)有技術(shù)中緩沖器引起的輸出調(diào)整管Mp的柵控制信號(hào)擺幅減小的問(wèn)題，進(jìn)而避免了現(xiàn)有技術(shù)中在驅(qū)動(dòng)相同負(fù)載情況下需要更大的輸出調(diào)整管Mp,導(dǎo)致芯片面積增大的問(wèn)題；
[0037]為了簡(jiǎn)化輔助電路，降低電路的復(fù)雜度，同時(shí)，通過(guò)第一運(yùn)放調(diào)整管Mk1、第二運(yùn)放調(diào)整管Mk2分別調(diào)整第一運(yùn)放AMP i和第二運(yùn)放AMP 2的偏置電流，偏置電流越大，誤差放大器的擺率越大。當(dāng)負(fù)載電流快速增大時(shí)，第一運(yùn)放調(diào)整管Mk1、第二運(yùn)放調(diào)整管Mk2上偏置電流增大，這樣增大了誤差放大器每一級(jí)的偏置電流，提高了誤差放大器的擺率；第一運(yùn)放AMP1的偏置電流的增大也提高了誤差放大器的帶寬，通過(guò)擺率和帶寬的提高使得整個(gè)系統(tǒng)響應(yīng)速度提高，因此可以在不需要額外的輔助電路的情況下，提高了瞬態(tài)響應(yīng)性能；
[0038]綜上，本實(shí)用新型上述技術(shù)方案采用電容Cm和可變電阻Rm構(gòu)成的密勒補(bǔ)償電路代替現(xiàn)有技術(shù)中的緩沖器，避免了現(xiàn)有技術(shù)中在驅(qū)動(dòng)相同負(fù)載情況下需要更大的輸出調(diào)整管MP，導(dǎo)致芯片面積增大的問(wèn)題；同時(shí)，在不需要額外的輔助電路的情況下，也能提高瞬態(tài)響應(yīng)性能，以此實(shí)現(xiàn)了在保證LDO性能指標(biāo)的前提下，減小芯片的設(shè)計(jì)復(fù)雜度和面積，降低成本的目的。
【附圖說(shuō)明】
[0039]為了更清楚地說(shuō)明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本實(shí)用新型的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。
[0040]圖1為現(xiàn)有技術(shù)中低壓差線(xiàn)性穩(wěn)壓器的電路結(jié)構(gòu)示意圖；
[0041]圖2為本實(shí)用新型提供的一種低壓差線(xiàn)性穩(wěn)壓器的一種電路結(jié)構(gòu)示意圖；
[0042]圖3為本實(shí)用新型提供的基于圖2的一種低壓差線(xiàn)性穩(wěn)壓器的電路結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0043]下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。
[0044]本實(shí)用新型的核心是提供一種低壓差線(xiàn)性穩(wěn)壓器，以實(shí)現(xiàn)在保證LDO性能指標(biāo)的前提下，減小芯片的設(shè)計(jì)復(fù)雜度和面積，降低成本的目的。
[0045]為了使本技術(shù)領(lǐng)域的人員更好地理解本實(shí)用新型方案，下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本實(shí)用新型作進(jìn)一步的詳細(xì)說(shuō)明。
[0046]參考圖2，示出了本實(shí)用新型提供的一種低壓差線(xiàn)性穩(wěn)壓器的一種電路結(jié)構(gòu)示意圖，該低壓差線(xiàn)性穩(wěn)壓器具體可以包括如下步驟:
[0047]由第一運(yùn)放AMP1和第二運(yùn)放AMP 2級(jí)聯(lián)構(gòu)成的誤差放大器；
[0048]第一運(yùn)放調(diào)整管MK1;
[0049]第二運(yùn)放調(diào)整管Mk2;
[0050]輸出調(diào)整管Mp;
[0051]第一反饋電阻Rfi和第二反饋電阻R F2；
[0052]由電容Cm和可變電阻Rm串聯(lián)構(gòu)成的密勒補(bǔ)償電路；
[0053]輸出電阻負(fù)載RjP輸出電容負(fù)載C ^
[0054]其中，
[0055]第一運(yùn)放調(diào)整管Mk1、第二運(yùn)放調(diào)整管Mk2及輸出調(diào)整管M p為PMOS管；
[0056]第一運(yùn)放AMPj^同相輸入端與外部基準(zhǔn)電壓VREF相連，反相輸入端與第一反饋電阻Rfi和第二反饋電阻R F2相連，偏置電流端與第一運(yùn)放調(diào)整管M K1的漏端相連；
[0057]第二運(yùn)放AMP^輸出端與輸出調(diào)整管Mp的柵端相連，偏置電流端與第二運(yùn)放調(diào)整管Mk2的漏端相連；
[0058]第一運(yùn)放調(diào)整管Mki的柵端與輸出調(diào)整管Mp的柵端相連，源端與電源VDD相連；
[0059]第二運(yùn)放調(diào)整管Mk2的柵端與輸出調(diào)整管Mp的柵端相連，源端與電源VDD相連；
[0060]第一反饋電阻Rfi和第二反饋電阻Rf2串聯(lián)接在輸出調(diào)整管Mp的