一種fpga大型音頻通道路由矩陣的制作方法
【技術領域】
[0001]本實用新型涉及一種音頻矩陣，尤其涉及一種FPGA大型音頻通道路由矩陣。
【背景技術】
[0002]現(xiàn)有的音頻處理器(比如DSP)能處理的音頻數(shù)據(jù)通道數(shù)有限，而且接口有限，無法接收數(shù)量巨大的音頻通道，更沒辦法實現(xiàn)音頻通道的矩陣路由；現(xiàn)有的音頻通道路由都采用傳統(tǒng)的DSP進行直接處理，能處理的路數(shù)非常少，且延時大；如果是幾個級聯(lián)起來處理音頻通道，硬件成本將劇增，而且在技術方面更難的實現(xiàn)，不僅僅在硬件系統(tǒng)上很復雜，軟件也是難以實現(xiàn)，能處理的通道數(shù)非常有限，更加致命的是音頻(聲音)的延時也是成倍的增加，這樣的音頻處理器就算做出來了，也是一個讓用戶無法接受的一個結果。

【發(fā)明內(nèi)容】

[0003]本實用新型所要解決的技術問題是需要提供一種能夠?qū)崿F(xiàn)路由交換，降低成本降低技術難度且能夠使得靈活性大大提高的大型音頻通道矩陣，并提供其路由方法。
[0004]對此，本實用新型提供一種FPGA大型音頻通道路由矩陣，包括:FPGA路由矩陣模塊、模擬輸入模塊、模擬輸出模塊、DSP模塊、網(wǎng)絡音頻模塊、級聯(lián)模塊和控制模塊，所述模擬輸入模塊、模擬輸出模塊、DSP模塊、網(wǎng)絡音頻模塊、級聯(lián)模塊和控制模塊分別與所述FPGA路由矩陣模塊相連接;其中，所述FPGA路由矩陣模塊內(nèi)部包括控制寄存器和用于實現(xiàn)路由配置的RAM。
[0005]本實用新型的進一步改進在于，所述模擬輸入模塊、模擬輸出模塊和DSP模塊的數(shù)量均為兩個以上。
[0006]本實用新型的進一步改進在于，所述兩個以上的模擬輸入模塊、模擬輸出模塊和DSP模塊均通過可插拔接口與所述FPGA路由矩陣模塊相連接。
[0007]本實用新型的進一步改進在于，所述模擬輸入模塊和模擬輸出模塊均為六個，所述DSP模塊的數(shù)量為八個。
[0008]本實用新型的進一步改進在于，所述模擬輸入模塊和模擬輸出模塊集成于同一塊模擬板內(nèi)。
[0009]本實用新型的進一步改進在于，所述FPGA路由矩陣模塊還包括第一先進先出緩沖模塊和第二先進先出緩沖模塊，所述模擬輸入模塊通過第一先進先出緩沖模塊連接至所述FPGA路由矩陣模塊的RAM，所述RAM通過第二先進先出緩沖模塊連接至所述模擬輸出模塊。
[0010]本實用新型的進一步改進在于，所述FPGA路由矩陣模塊還包括用于實現(xiàn)數(shù)據(jù)輸入的第三先進先出緩沖模塊和用于實現(xiàn)數(shù)據(jù)輸出的第四先進先出緩沖模塊，所述DSP模塊分別通過所述第三先進先出緩沖模塊和第四先進先出緩沖模塊與所述RAM相連接。
[0011]本實用新型的進一步改進在于，所述FPGA路由矩陣模塊還包括用于實現(xiàn)數(shù)據(jù)輸入的第五先進先出緩沖模塊和用于實現(xiàn)數(shù)據(jù)輸出的第六先進先出緩沖模塊，所述網(wǎng)絡音頻模塊分別通過所述第五先進先出緩沖模塊和第六先進先出緩沖模塊與所述RAM相連接。
[0012]本實用新型的進一步改進在于，所述FPGA路由矩陣模塊還包括用于實現(xiàn)數(shù)據(jù)輸入的第七先進先出緩沖模塊和用于實現(xiàn)數(shù)據(jù)輸出的第八先進先出緩沖模塊，所述級聯(lián)模塊分別通過所述第七先進先出緩沖模塊和第八先進先出緩沖模塊與所述RAM相連接。
[0013]本實用新型的進一步改進在于，所述控制模塊為ARM或控制處理器。
[0014]與現(xiàn)有技術相比，本實用新型的有益效果在于:通過FPGA交換矩陣處理大型音頻通道矩陣的路由，使得其靈活性大大提高，延時達到微秒級，能夠處理的音頻通道數(shù)達到600*600以上，同時還降低了成本;在此基礎上，相對于傳統(tǒng)的固有電路設計，后續(xù)改進和升級不再需要修改電路，只需修改控制指令或者約束文件就能夠?qū)崿F(xiàn)，大大縮短了產(chǎn)品的研發(fā)周期和升級周期，可控性更高。
【附圖說明】
[0015]圖1是本實用新型一種實施例的系統(tǒng)結構示意圖；
[0016]圖2是本實用新型一種實施例的系統(tǒng)結構圖。
【具體實施方式】
[0017]下面結合附圖，對本實用新型的較優(yōu)的實施例作進一步的詳細說明:
[0018]實施例1:
[0019]如圖1所示，本例提供一種FPGA大型音頻通道路由矩陣，包括:FPGA路由矩陣模塊、模擬輸入模塊、模擬輸出模塊、DSP模塊、網(wǎng)絡音頻模塊、級聯(lián)模塊和控制模塊，所述模擬輸入模塊、模擬輸出模塊、DSP模塊、網(wǎng)絡音頻模塊、級聯(lián)模塊和控制模塊分別與所述FPGA路由矩陣模塊相連接;其中，所述FPGA路由矩陣模塊內(nèi)部包括控制寄存器和用于實現(xiàn)路由配置的鹽。
[0020]本例所述FPGA路由矩陣模塊為通過FPGA芯片實現(xiàn)的音頻交換矩陣，所述FPGA路由矩陣模塊將接收到的數(shù)據(jù)按順序排列，然后在FPGA路由矩陣模塊內(nèi)部開辟一個用于實現(xiàn)路由配置的RAM以存儲路由配置信息，所述RAM中的路由配置信息通過所述控制模塊寫入至FPGA路由矩陣模塊中，所述FPGA路由矩陣模塊收到所述控制寄存器的解析指令后送到RAM中存儲起來。所述網(wǎng)絡音頻模塊為用于實現(xiàn)網(wǎng)絡音頻傳輸?shù)腄ANTE模塊，所述FPGA路由矩陣模塊根據(jù)控制模塊發(fā)過來的控制命令進行路由配置，從而實現(xiàn)音頻通道的矩陣交換，所述控制模塊可以采用ARM或其他控制處理器，比如單片機;所述模擬輸入模塊、模擬輸出模塊、DSP模塊、網(wǎng)絡音頻模塊和級聯(lián)模塊優(yōu)選采用11S格式或TDM格式與FPGA路由矩陣模塊實現(xiàn)數(shù)據(jù)的通信。
[0021]比如:RAM的路由配置地址O存的是I，那么意味著輸出O通道的數(shù)據(jù)來自輸入I通道的；配置RAM的地址3存的是2，那么意味著輸出3通道的數(shù)據(jù)來自輸入2通道的。如此類推就可以實現(xiàn)路由矩陣的功能。
[0022]首先在RAM里面設置有地址循環(huán)的讀指針，把這個讀指針作為配置RAM的讀地址，那么配置RAM中相應讀出來的數(shù)據(jù)就是RAM的讀地址，那么相對應讀指針讀出來的數(shù)據(jù)就是相應的通道數(shù)據(jù)。如此類推，這樣就能夠?qū)崿F(xiàn)路由矩陣交換，簡而言之，就是對應輸出通道需要什么通道的數(shù)據(jù)就讀相應地址的數(shù)據(jù)。比如，讀指針為8時，從配置RAM中讀出來的數(shù)據(jù)是2，那么輸出8通道的數(shù)據(jù)就來自RAM地址2中的數(shù)據(jù)，也就是輸入2通道的數(shù)據(jù)。如此類推就可以實現(xiàn)數(shù)據(jù)的任意讀取，從而實現(xiàn)數(shù)據(jù)的矩陣交換。
[0023]本例所述模擬輸入模塊和模擬輸出模塊以模擬板的形式可插拔裝載，并且可以通過多臺CSAP(插卡式音頻處理器)設備進行級聯(lián)，進而形成大規(guī)模的FPGA大型音頻通道陣列，靈活搭配，滿足各種使用場合;本例相當于提供了一種插卡式的音頻處理器，其整個系統(tǒng)有幾百路的音頻通道需要任意交換。相反的，如果像現(xiàn)有技術那樣采用DSP做音頻通道交換，一個DSP顯然是做不到幾百路矩陣交換的，如果用多個DSP處理音頻通道交換，那么其靈活性又大大降低，而且延時大大升高，成本也劇增。用ARM等處理器來實現(xiàn)音頻通道交換的難度就更大了。
[0024]本例采用FPGA路由矩陣處理音頻通道交換，提出FPGA大型音頻通道路由矩陣的路由方法，此方法在插卡式音頻處理器中實現(xiàn)了600*600的大型音頻通道矩陣路由，使得音頻處理器的配置相當靈活，而且成本大大降低;在此基礎上，音頻數(shù)據(jù)在FPGA路由矩陣模塊中的延時更是做到了微秒級。
[0025]現(xiàn)有技術中，一般都采用傳統(tǒng)的技術，利用額外的DSP專門做音頻路由，而且能處理的路數(shù)有限、延時大、不靈活且成本高。與