本發(fā)明涉及顯示驅(qū)動(dòng)技術(shù)領(lǐng)域，尤其涉及一種移位寄存器單元、驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置。

背景技術(shù)：

在現(xiàn)有技術(shù)中，當(dāng)未對(duì)柵極驅(qū)動(dòng)電路進(jìn)行初始化的操作時(shí)，會(huì)由于電路相關(guān)節(jié)點(diǎn)狀態(tài)未知會(huì)導(dǎo)致電路初始工作時(shí)，由于電容耦合作用，導(dǎo)致一些節(jié)點(diǎn)的輸出電壓異常，進(jìn)一步導(dǎo)致柵極電壓的誤開(kāi)啟。由于柵極驅(qū)動(dòng)電路包括的第N級(jí)移位寄存器單元(N為正整數(shù))的上拉節(jié)點(diǎn)由于處于浮空狀態(tài)，所以該第N級(jí)移位寄存器單元的柵極驅(qū)動(dòng)信號(hào)輸出端OUT_N跟隨時(shí)鐘信號(hào)耦合有輸出信號(hào)，但是輸出電平可能只有2V～3V左右，由于超過(guò)了下一級(jí)移位寄存器單元包括的輸入晶體管的閾值電壓電壓，會(huì)導(dǎo)致下一級(jí)移位寄存器單元中的上拉節(jié)點(diǎn)的電位被拉高拉高，會(huì)導(dǎo)致下一級(jí)移位寄存器單元的柵極驅(qū)動(dòng)信號(hào)輸出端OUT_N+1誤輸出高電平。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的主要目的在于提供一種移位寄存器單元、驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置，解決現(xiàn)有技術(shù)中由于未對(duì)柵極驅(qū)動(dòng)電路進(jìn)行初始化的操作時(shí)，會(huì)由于電路相關(guān)節(jié)點(diǎn)狀態(tài)未知會(huì)導(dǎo)致電路初始工作時(shí)，由于電容耦合作用，導(dǎo)致一些節(jié)點(diǎn)的輸出電壓異常，進(jìn)一步導(dǎo)致柵極電壓的誤開(kāi)啟的問(wèn)題。

為了達(dá)到上述目的，本發(fā)明提供了一種移位寄存器單元，包含于一柵極驅(qū)動(dòng)電路中，該柵極驅(qū)動(dòng)電路與一起始信號(hào)輸入端連接，所述移位寄存器單元包括輸入端、復(fù)位端和柵極驅(qū)動(dòng)信號(hào)輸出端，所述移位寄存器單元還包括：

輸出模塊，分別與上拉節(jié)點(diǎn)、下拉節(jié)點(diǎn)、柵極驅(qū)動(dòng)信號(hào)輸出端、第一時(shí)鐘信號(hào)輸出端和低電平輸出端連接；

輸出控制模塊，分別與輸入端、復(fù)位端、上拉節(jié)點(diǎn)、下拉節(jié)點(diǎn)和第二時(shí)鐘信號(hào)輸出端連接；以及，

初始化模塊，與初始化控制信號(hào)輸出端連接，用于在每一顯示周期開(kāi)始時(shí)，在所述起始信號(hào)輸入端輸入起始信號(hào)之前，控制所述初始化控制信號(hào)輸出端輸出初始化控制信號(hào)，以使得所述上拉節(jié)點(diǎn)的電位為第一電平，以對(duì)所述上拉節(jié)點(diǎn)進(jìn)行放噪。

實(shí)施時(shí)，所述初始化模塊包括：初始化晶體管，柵極與所述初始化控制信號(hào)輸出端連接，第一極與所述上拉節(jié)點(diǎn)連接，第二極與第一電平輸出端連接。

實(shí)施時(shí)，所述輸出控制模塊包括：上拉節(jié)點(diǎn)控制子模塊，分別與輸入端、復(fù)位端、上拉節(jié)點(diǎn)和下拉節(jié)點(diǎn)連接，用于當(dāng)所述下拉節(jié)點(diǎn)的電位為第二電平時(shí)控制所述上拉節(jié)點(diǎn)和所述第一電平輸出端連接；以及，下拉節(jié)點(diǎn)控制子模塊，分別與所述上拉節(jié)點(diǎn)、所述下拉節(jié)點(diǎn)、第二時(shí)鐘信號(hào)輸出端和第一電平輸出端連接；

所述初始化模塊還與所述下拉節(jié)點(diǎn)連接，用于在每一顯示周期開(kāi)始時(shí)，在所述起始信號(hào)輸入端輸入起始信號(hào)之前，控制所述初始化控制信號(hào)輸出端輸出初始化控制信號(hào)，以使得所述下拉節(jié)點(diǎn)的電位為第二電平，從而通過(guò)所述下拉節(jié)點(diǎn)控制子模塊控制所述下拉節(jié)點(diǎn)的電位為第一電平。

實(shí)施時(shí)，所述初始化模塊包括：初始化晶體管，柵極與所述初始化控制信號(hào)輸出端連接，第一極與所述下拉節(jié)點(diǎn)連接，第二極與所述初始化控制信號(hào)輸出端連接。

實(shí)施時(shí)，所述下拉節(jié)點(diǎn)控制子模塊用于當(dāng)所述第二時(shí)鐘信號(hào)輸出端輸出第二電平時(shí)控制所述下拉節(jié)點(diǎn)與所述第二時(shí)鐘信號(hào)輸出端連接，當(dāng)所述上拉節(jié)點(diǎn)的電位為第二電平時(shí)控制所述下拉節(jié)點(diǎn)與所述第一電平輸出端連接。

實(shí)施時(shí)，所述下拉節(jié)點(diǎn)控制子模塊包括：

第一下拉節(jié)點(diǎn)控制晶體管，柵極和第一極都與所述第二時(shí)鐘信號(hào)輸出端連接，第二極與所述下拉節(jié)點(diǎn)連接；

第二下拉節(jié)點(diǎn)控制晶體管，柵極與所述上拉節(jié)點(diǎn)連接，第一極與所述下拉節(jié)點(diǎn)連接，第二極與所述第一電平輸出端連接；以及，

下拉電容，第一端與所述下拉節(jié)點(diǎn)連接，第二端與所述第一電平輸出端連接。

實(shí)施時(shí)，所述上拉節(jié)點(diǎn)控制子模塊還分別與第一電平輸出端和第二電平輸出端連接，用于在輸入階段在所述輸入端接入的輸入信號(hào)的控制下控制所述上拉節(jié)點(diǎn)與所述第二電平輸出端連接，在輸出階段控制自舉拉升所述上拉節(jié)點(diǎn)的電位，在復(fù)位階段在所述復(fù)位端接入的復(fù)位信號(hào)的控制下控制所述上拉節(jié)點(diǎn)與第一電平輸出端連接。

實(shí)施時(shí)，所述上拉節(jié)點(diǎn)控制子模塊包括：

輸入晶體管，柵極與輸入端連接，第一極與所述第二電平輸出端連接，第二極與所述上拉節(jié)點(diǎn)連接；

復(fù)位晶體管，柵極與復(fù)位端連接，第一極與所述上拉節(jié)點(diǎn)連接，第二極與所述第一電平輸出端連接；

存儲(chǔ)電容，第一端與所述上拉節(jié)點(diǎn)連接，第二端與所述柵極驅(qū)動(dòng)信號(hào)輸出端連接；以及，

上拉節(jié)點(diǎn)控制晶體管，柵極與所述下拉節(jié)點(diǎn)連接，第一極與所述上拉節(jié)點(diǎn)連接，第二極與所述第一電平輸出端連接。

實(shí)施時(shí)，所述輸出模塊包括：上拉子模塊，分別與上拉節(jié)點(diǎn)、柵極驅(qū)動(dòng)信號(hào)輸出端和第一時(shí)鐘信號(hào)輸出端連接；以及，下拉子模塊，分別與下拉節(jié)點(diǎn)、柵極驅(qū)動(dòng)信號(hào)輸出端和低電平輸出端連接；

所述上拉子模塊包括：上拉晶體管，柵極與所述上拉節(jié)點(diǎn)連接，第一極與所述第一時(shí)鐘信號(hào)輸出端連接，第二極與所述柵極驅(qū)動(dòng)信號(hào)輸出端連接；

當(dāng)所述上拉晶體管為n型晶體管時(shí)，所述第一電平為低電平，所述第二電平為高電平。

實(shí)施時(shí)，所述下拉子模塊包括：下拉晶體管，柵極與所述下拉節(jié)點(diǎn)連接，第一極與所述柵極驅(qū)動(dòng)信號(hào)輸出端連接，第二極與所述第一電平輸出端連接。

本發(fā)明還提供了一種移位寄存器單元的驅(qū)動(dòng)方法，應(yīng)用于上述的移位寄存器單元，所述移位寄存器單元的驅(qū)動(dòng)方法包括：

在每一顯示周期開(kāi)始時(shí)，在起始信號(hào)輸入端輸入起始信號(hào)之前，初始化模塊控制初始化控制信號(hào)輸出端輸出初始化控制信號(hào)，以使得上拉節(jié)點(diǎn)的電位為第一電平，以對(duì)所述上拉節(jié)點(diǎn)進(jìn)行放噪。

本發(fā)明還提供了一種柵極驅(qū)動(dòng)電路，包括多個(gè)級(jí)聯(lián)的上述的移位寄存器單元；

所述柵極驅(qū)動(dòng)電路包括的第一級(jí)移位寄存器單元的輸入端與起始信號(hào)輸入端連接；

除了第一級(jí)移位寄存器單元之外，每一級(jí)移位寄存器單元的輸入端都與相鄰上一級(jí)移位寄存器單元的柵極驅(qū)動(dòng)信號(hào)輸出端連接；

除了最后一級(jí)移位寄存器單元之外，每一級(jí)移位寄存器單元的復(fù)位端都與相鄰下一級(jí)移位寄存器單元的柵極驅(qū)動(dòng)信號(hào)輸出端連接。

本發(fā)明還提供了一種顯示裝置，包括上述的柵極驅(qū)動(dòng)電路。

與現(xiàn)有技術(shù)相比，本發(fā)明所述的移位寄存器單元、驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置，通過(guò)初始化模塊在每一顯示周期(即每一幀時(shí)間)起始信號(hào)寫(xiě)入之前控制上拉節(jié)點(diǎn)的電位為第一電平(即將上拉節(jié)點(diǎn)的電位拉低)，以對(duì)上拉節(jié)點(diǎn)進(jìn)行放噪，避免由于未對(duì)柵極驅(qū)動(dòng)電路進(jìn)行初始化的操作時(shí)，會(huì)由于電路相關(guān)節(jié)點(diǎn)狀態(tài)未知會(huì)導(dǎo)致電路初始工作時(shí)，由于電容耦合作用，導(dǎo)致一些節(jié)點(diǎn)的輸出電壓異常，進(jìn)一步導(dǎo)致柵極電壓的誤開(kāi)啟的問(wèn)題。

附圖說(shuō)明

圖1是本發(fā)明實(shí)施例所述的移位寄存器單元的結(jié)構(gòu)圖；

圖2是本發(fā)明另一實(shí)施例所述的移位寄存器單元的結(jié)構(gòu)圖；

圖3是本發(fā)明又一實(shí)施例所述的移位寄存器單元的結(jié)構(gòu)圖；

圖4是本發(fā)明再一實(shí)施例所述的移位寄存器單元的結(jié)構(gòu)圖；

圖5是本發(fā)明所述的移位寄存器單元的一具體實(shí)施例的電路圖；

圖6是本發(fā)明如圖5所示的移位寄存器單元的具體實(shí)施例的工作時(shí)序圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

本發(fā)明所有實(shí)施例中采用的晶體管均可以為薄膜晶體管或場(chǎng)效應(yīng)管或其他特性相同的器件。在本發(fā)明實(shí)施例中，為區(qū)分晶體管除柵極之外的兩極，將其中一極稱(chēng)為第一極，另一極稱(chēng)為第二極。在實(shí)際操作時(shí)，所述第一極可以為漏極，所述第二極可以為源極；或者，所述第一極可以為源極，所述第二極可以為漏極。

本發(fā)明實(shí)施例所述的移位寄存器單元，包含于一柵極驅(qū)動(dòng)電路中，該柵極驅(qū)動(dòng)電路與一起始信號(hào)輸入端連接，如圖1所示，所述移位寄存器單元包括輸入端Input、復(fù)位端Reset和柵極驅(qū)動(dòng)信號(hào)輸出端OUT，所述移位寄存器單元還包括：

輸出模塊11，分別與上拉節(jié)點(diǎn)PU、下拉節(jié)點(diǎn)PD、柵極驅(qū)動(dòng)信號(hào)輸出端OUT、輸出第一時(shí)鐘信號(hào)CLK的第一時(shí)鐘信號(hào)輸出端和輸出低電平VGL的低電平輸出端連接；

輸出控制模塊12，分別與輸入端Input、復(fù)位端Reset、上拉節(jié)點(diǎn)PU、下拉節(jié)點(diǎn)PD和輸出第二時(shí)鐘信號(hào)CLKB的第二時(shí)鐘信號(hào)輸出端連接；以及,

初始化模塊13，與初始化控制信號(hào)輸出端Init連接，用于在每一顯示周期開(kāi)始時(shí)，在所述起始信號(hào)輸入端(圖1中未示出)輸入起始信號(hào)之前，控制所述初始化控制信號(hào)輸出端Init、輸出初始化控制信號(hào)，以使得所述上拉節(jié)點(diǎn)PU的電位為第一電平，以對(duì)所述上拉節(jié)點(diǎn)PU進(jìn)行放噪。

本發(fā)明實(shí)施例所述的移位寄存器單元通過(guò)初始化模塊13在每一顯示周期(即每一幀時(shí)間)起始信號(hào)寫(xiě)入之前控制上拉節(jié)點(diǎn)的電位為第一電平(即將上拉節(jié)點(diǎn)的電位拉低)，以對(duì)上拉節(jié)點(diǎn)進(jìn)行放噪，避免由于未對(duì)柵極驅(qū)動(dòng)電路進(jìn)行初始化的操作時(shí)，會(huì)由于電路相關(guān)節(jié)點(diǎn)狀態(tài)未知會(huì)導(dǎo)致電路初始工作時(shí)，由于電容耦合作用，導(dǎo)致一些節(jié)點(diǎn)的輸出電壓異常，進(jìn)一步導(dǎo)致柵極電壓的誤開(kāi)啟的問(wèn)題。

在圖1中，將初始化模塊13設(shè)置為與上拉節(jié)點(diǎn)PU連接，直接通過(guò)初始化模塊對(duì)上拉節(jié)點(diǎn)PU放噪，在實(shí)際操作時(shí)，所述初始化模塊13也可以與下拉節(jié)點(diǎn)PD連接，可以在初始化控制信號(hào)的控制下先將PD的電位設(shè)置為第二電平，再通過(guò)輸出控制模塊12包括的上拉節(jié)點(diǎn)控制子模塊在PD的控制下對(duì)PU進(jìn)行放噪。

在具體實(shí)施時(shí)，所述柵極驅(qū)動(dòng)電路包括多個(gè)級(jí)聯(lián)的移位寄存器單元，在每一幀時(shí)間開(kāi)始時(shí)，第一級(jí)移位寄存器單元的輸入端接入所述起始信號(hào)，以啟動(dòng)?xùn)艠O驅(qū)動(dòng)電路。

在實(shí)際操作時(shí)，當(dāng)PU控制的上拉晶體管為n型晶體管時(shí)，所述第一電平可以為低電平，但是隨著上拉晶體管的類(lèi)型的轉(zhuǎn)變，所述第一電平也可以根據(jù)實(shí)際情況變?yōu)槭沟迷撋侠w管斷開(kāi)的電平。

在實(shí)際操作時(shí)，所述輸入端Input與相鄰上一級(jí)移位寄存器單元的柵極驅(qū)動(dòng)信號(hào)輸出端OUT_N-1連接，所述復(fù)位端Reset與相鄰下一級(jí)移位寄存器單元的柵極驅(qū)動(dòng)信號(hào)輸出端OUT_N+1連接。

具體的，如圖2所示，所述初始化模塊13可以包括：初始化晶體管T131，柵極與所述初始化控制信號(hào)輸出端Init連接，第一極與所述上拉節(jié)點(diǎn)PU連接，第二極與第一電平輸出端V1連接。在所述初始化模塊的一種具體實(shí)施例中，可以采用初始化晶體管在初始化控制信號(hào)的控制下直接控制上拉節(jié)點(diǎn)與第一電平輸出端連接。

在如圖2所示的實(shí)施例中，以T131為n型晶體管舉例，此時(shí)當(dāng)Init輸出高電平時(shí)，T131導(dǎo)通，在實(shí)際操作時(shí)，T131也可以為p型晶體管，當(dāng)Init輸出低電平時(shí)導(dǎo)通，在此對(duì)T131的類(lèi)型不作限定。

具體的，如圖3所示，所述輸出控制模塊12可以包括：

上拉節(jié)點(diǎn)控制子模塊121，分別與輸入端Input、復(fù)位端Reset、上拉節(jié)點(diǎn)PU和下拉節(jié)點(diǎn)PD連接，用于當(dāng)所述下拉節(jié)點(diǎn)的電位為第二電平時(shí)控制所述上拉節(jié)點(diǎn)PU和所述第一電平輸出端連接；以及，

下拉節(jié)點(diǎn)控制子模塊122，分別與所述上拉節(jié)點(diǎn)PU、所述下拉節(jié)點(diǎn)PD、輸出第二時(shí)鐘信號(hào)CLKB的第二時(shí)鐘信號(hào)輸出端和輸出第一電平V1的第一電平輸出端連接；

所述初始化模塊13還與所述下拉節(jié)點(diǎn)PD連接，用于在每一顯示周期開(kāi)始時(shí)，在所述起始信號(hào)輸入端(圖3中未示出)輸入起始信號(hào)之前，控制所述初始化控制信號(hào)輸出端Init輸出初始化控制信號(hào)，以使得所述下拉節(jié)點(diǎn)PD的電位為第二電平，從而通過(guò)所述下拉節(jié)點(diǎn)控制子模塊122控制所述下拉節(jié)點(diǎn)PD的電位為第一電平V1。

在如圖3所示的實(shí)施例中，所述初始化模塊13與下拉節(jié)點(diǎn)PD連接，可以在初始化控制信號(hào)的控制下先將PD的電位設(shè)置為第二電平，再通過(guò)輸出控制模塊12包括的上拉節(jié)點(diǎn)控制子模塊在PD的控制下對(duì)PU進(jìn)行放噪。

在圖3所示的實(shí)施例中，通過(guò)初始化模塊13在初始化控制信號(hào)的控制下使得下拉節(jié)點(diǎn)PD的電位為第二電平(當(dāng)PD控制的下拉晶體管為n型晶體管時(shí)，即將PD的電位拉高)，從而使得上拉節(jié)點(diǎn)PU的電位為第一電平(當(dāng)PU控制的上拉晶體管為n型晶體管時(shí)，即將PU的電位拉低)，以對(duì)PU放噪。

具體的，如圖4所示，所述初始化模塊13包括：初始化晶體管T131，柵極與所述初始化控制信號(hào)輸出端Init連接，第一極與所述下拉節(jié)點(diǎn)PD連接，第二極與所述初始化控制信號(hào)輸出端Init連接。

在如圖4所示的實(shí)施例中，以T131為n型晶體管舉例，第一極為漏極，第二極為源極，在實(shí)際操作時(shí)，T131也可以為p型晶體管，在此對(duì)T131的類(lèi)型不作限定。

本發(fā)明如圖4所示的實(shí)施例在工作時(shí)，當(dāng)Init輸出高電平時(shí)，PD的電位被拉高，則上拉節(jié)點(diǎn)控制子模塊121在PD的控制下使得上拉節(jié)點(diǎn)PU的電位為第一電平，從而對(duì)PU放噪。

具體的，所述下拉節(jié)點(diǎn)控制子模塊用于當(dāng)所述第二時(shí)鐘信號(hào)輸出端輸出第二電平時(shí)控制所述下拉節(jié)點(diǎn)與所述第二時(shí)鐘信號(hào)輸出端連接，當(dāng)所述上拉節(jié)點(diǎn)的電位為第二電平時(shí)控制所述下拉節(jié)點(diǎn)與所述第一電平輸出端連接。

具體的，所述下拉節(jié)點(diǎn)控制子模塊包括：

第一下拉節(jié)點(diǎn)控制晶體管，柵極和第一極都與所述第二時(shí)鐘信號(hào)輸出端連接，第二極與所述下拉節(jié)點(diǎn)連接；

第二下拉節(jié)點(diǎn)控制晶體管，柵極與所述上拉節(jié)點(diǎn)連接，第一極與所述下拉節(jié)點(diǎn)連接，第二極與所述第一電平輸出端連接；以及，

下拉電容，第一端與所述下拉節(jié)點(diǎn)連接，第二端與所述第一電平輸出端連接。

具體的，所述上拉節(jié)點(diǎn)控制子模塊還分別與第一電平輸出端和第二電平輸出端連接，用于在輸入階段在所述輸入端接入的輸入信號(hào)的控制下控制所述上拉節(jié)點(diǎn)與所述第二電平輸出端連接，在輸出階段控制自舉拉升所述上拉節(jié)點(diǎn)的電位，在復(fù)位階段在所述復(fù)位端接入的復(fù)位信號(hào)的控制下控制所述上拉節(jié)點(diǎn)與第一電平輸出端連接。

具體的，所述上拉節(jié)點(diǎn)控制子模塊可以包括：

輸入晶體管，柵極與輸入端連接，第一極與所述第二電平輸出端連接，第二極與所述上拉節(jié)點(diǎn)連接；

復(fù)位晶體管，柵極與復(fù)位端連接，第一極與所述上拉節(jié)點(diǎn)連接，第二極與所述第一電平輸出端連接；

存儲(chǔ)電容，第一端與所述上拉節(jié)點(diǎn)連接，第二端與所述柵極驅(qū)動(dòng)信號(hào)輸出端連接；以及，

上拉節(jié)點(diǎn)控制晶體管，柵極與所述下拉節(jié)點(diǎn)連接，第一極與所述上拉節(jié)點(diǎn)連接，第二極與所述第一電平輸出端連接。

當(dāng)所述上拉節(jié)點(diǎn)控制晶體管為n型晶體管時(shí)，并當(dāng)所述下拉節(jié)點(diǎn)的電位為高電平時(shí)，所述上拉節(jié)點(diǎn)晶體管導(dǎo)通，以使得所述上拉節(jié)點(diǎn)與第一電平輸出端連接，所述第一電平輸出端可以輸出低電平，以將上拉節(jié)點(diǎn)的電位拉低。

具體的，所述輸出模塊可以包括：

上拉子模塊，分別與上拉節(jié)點(diǎn)、柵極驅(qū)動(dòng)信號(hào)輸出端和第一時(shí)鐘信號(hào)輸出端連接；以及，

下拉子模塊，分別與下拉節(jié)點(diǎn)、柵極驅(qū)動(dòng)信號(hào)輸出端和低電平輸出端連接；

所述上拉子模塊包括：上拉晶體管，柵極與所述上拉節(jié)點(diǎn)連接，第一極與所述第一時(shí)鐘信號(hào)輸出端連接，第二極與所述柵極驅(qū)動(dòng)信號(hào)輸出端連接；

當(dāng)所述上拉晶體管為n型晶體管時(shí)，所述第一電平為低電平，所述第二電平為高電平。

具體的，所述下拉子模塊可以包括：下拉晶體管，柵極與所述下拉節(jié)點(diǎn)連接，第一極與所述柵極驅(qū)動(dòng)信號(hào)輸出端連接，第二極與所述第一電平輸出端連接。

下面通過(guò)一具體實(shí)施例來(lái)說(shuō)明本發(fā)明所述的移位寄存器單元。

如圖5所示，本發(fā)明所述的移位寄存器單元的一具體實(shí)施例分別與相鄰上一級(jí)移位寄存器單元的柵極驅(qū)動(dòng)信號(hào)輸出端OUT_N-1、相鄰下一級(jí)移位寄存器單元的柵極驅(qū)動(dòng)信號(hào)輸出端OUT_N+1、第一掃描電平端CN和第二掃描電平端CNB連接；

在正向掃描時(shí)，OUT_N-1為輸入端，CN輸出高電平，OUT_N+1為復(fù)位端，CNB輸出低電平；

在反向掃描時(shí)，OUT_N-1為復(fù)位端，CN輸出低電平，OUT_N+1為輸入端，CNB輸出高電平；

下面以正向掃描為例來(lái)說(shuō)明；

圖5所示的移位寄存器單元包括8個(gè)晶體管和兩個(gè)電容，8個(gè)晶體管標(biāo)號(hào)由T1至T8，兩個(gè)電容標(biāo)號(hào)為C1、C2；

本發(fā)明所述的移位寄存器單元的該具體實(shí)施例包括還包括本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端OUT_N、初始化控制信號(hào)輸出端Init、輸出模塊、輸出控制模塊和初始化模塊；

所述輸出控制模塊包括上拉節(jié)點(diǎn)控制子模塊以及下拉節(jié)點(diǎn)控制子模塊；

所述初始化模塊包括：初始化晶體管T8，柵極與所述初始化控制信號(hào)輸出端Init連接，漏極與下拉節(jié)點(diǎn)PD連接，源極與所述初始化控制信號(hào)輸出端Init連接；

所述下拉節(jié)點(diǎn)控制子模塊包括：

第一下拉節(jié)點(diǎn)控制晶體管T7，柵極和漏極都與第二時(shí)鐘信號(hào)輸出端CKB連接，源極與所述下拉節(jié)點(diǎn)PD連接；

第二下拉節(jié)點(diǎn)控制晶體管T6，柵極與所述上拉節(jié)點(diǎn)PU連接，漏極與所述下拉節(jié)點(diǎn)PD連接，源極與輸出低電平VGL的低電平輸出端連接；以及，

下拉電容C2，第一端與所述下拉節(jié)點(diǎn)PD連接，第二端與所述輸出低電平VGL的低電平輸出端連接；

所述上拉節(jié)點(diǎn)控制子模塊包括：

輸入晶體管T1，柵極與相鄰上一級(jí)移位寄存器單元的柵極驅(qū)動(dòng)信號(hào)輸出端OUT_N-1連接，漏極與第一掃描電平端CN連接，源極與上拉節(jié)點(diǎn)PU連接；

復(fù)位晶體管T2，柵極與相鄰下一級(jí)移位寄存器單元的柵極驅(qū)動(dòng)信號(hào)輸出端OUT_N+1連接，漏極與所述上拉節(jié)點(diǎn)PU連接，源極與第二掃描電平端CNB連接；

存儲(chǔ)電容C1，第一端與所述上拉節(jié)點(diǎn)PU連接，第二端與所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端OUT_N連接；以及，

上拉節(jié)點(diǎn)控制晶體管T5，柵極與所述下拉節(jié)點(diǎn)PD連接，漏極與所述上拉節(jié)點(diǎn)PU連接，源極與輸出低電平VGL的低電平輸出端連接；

所述輸出模塊包括上拉子模塊以及下拉子模塊；

所述上拉子模塊包括：上拉晶體管T3，柵極與所述上拉節(jié)點(diǎn)PU連接，漏極與第一時(shí)鐘信號(hào)輸出端CLK連接，源極與所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端OUT_N連接；

所述下拉子模塊包括：下拉晶體管T4，柵極與所述下拉節(jié)點(diǎn)PD連接，漏極與所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端OUT_N連接，源極與輸出低電平VGL的低電平輸出端連接。

在圖5所示的具體實(shí)施例中，所有的晶體管都為n型晶體管，但是在實(shí)際操作時(shí)，圖5中的晶體管也可以為p型晶體管，在此對(duì)晶體管的類(lèi)型不作限定。

如圖6所示，本發(fā)明如圖5所述的移位寄存器單元的具體實(shí)施例采用了初始化晶體管T8，在每一幀時(shí)間(即每一顯示周期)開(kāi)始時(shí)起始信號(hào)STV為高電平之前，通過(guò)Init輸出高電平以控制T8導(dǎo)通，以將所有行移位寄存器單元中的PD的電位拉高，從而通過(guò)PD控制T5導(dǎo)通，使得所有行PU的電位被拉低，這樣就不會(huì)出現(xiàn)由于耦合以及PD的狀態(tài)未復(fù)位從而導(dǎo)致的個(gè)別行柵線(xiàn)誤開(kāi)啟的不良現(xiàn)象出現(xiàn)。

在圖6中，OUT_N+1為相鄰下一級(jí)移位寄存器單元的柵極驅(qū)動(dòng)信號(hào)輸出端，PU_N+1為相鄰下一級(jí)移位寄存器單元的上拉節(jié)點(diǎn)，PD_N+1為相鄰下一級(jí)移位寄存器單元的下拉節(jié)點(diǎn)，N為當(dāng)前級(jí)移位寄存器單元在柵極驅(qū)動(dòng)電路中的行數(shù)，N為正整數(shù)。

本發(fā)明實(shí)施例所述的移位寄存器單元的驅(qū)動(dòng)方法，應(yīng)用于上述的移位寄存器單元，所述移位寄存器單元的驅(qū)動(dòng)方法包括：

在每一顯示周期開(kāi)始時(shí)，在起始信號(hào)輸入端輸入起始信號(hào)之前，初始化模塊控制初始化控制信號(hào)輸出端輸出初始化控制信號(hào)，以使得上拉節(jié)點(diǎn)的電位為第一電平，以對(duì)所述上拉節(jié)點(diǎn)進(jìn)行放噪。

本發(fā)明實(shí)施例所述的移位寄存器單元的驅(qū)動(dòng)方法通過(guò)初始化模塊在每一顯示周期(即每一幀時(shí)間)起始信號(hào)寫(xiě)入之前控制上拉節(jié)點(diǎn)的電位為第一電平(即將上拉節(jié)點(diǎn)的電位拉低)，以對(duì)上拉節(jié)點(diǎn)進(jìn)行放噪，避免由于未對(duì)柵極驅(qū)動(dòng)電路進(jìn)行初始化的操作時(shí)，會(huì)由于電路相關(guān)節(jié)點(diǎn)狀態(tài)未知會(huì)導(dǎo)致電路初始工作時(shí)，由于電容耦合作用，導(dǎo)致一些節(jié)點(diǎn)的輸出電壓異常，進(jìn)一步導(dǎo)致柵極電壓的誤開(kāi)啟的問(wèn)題。

本發(fā)明實(shí)施例所述的柵極驅(qū)動(dòng)電路，包括多個(gè)級(jí)聯(lián)的上述的移位寄存器單元；

所述柵極驅(qū)動(dòng)電路包括的第一級(jí)移位寄存器單元的輸入端與起始信號(hào)輸入端連接；

除了第一級(jí)移位寄存器單元之外，每一級(jí)移位寄存器單元的輸入端都與相鄰上一級(jí)移位寄存器單元的柵極驅(qū)動(dòng)信號(hào)輸出端連接；

除了最后一級(jí)移位寄存器單元之外，每一級(jí)移位寄存器單元的復(fù)位端都與相鄰下一級(jí)移位寄存器單元的柵極驅(qū)動(dòng)信號(hào)輸出端連接。

本發(fā)明實(shí)施例所述的顯示裝置包括上述的柵極驅(qū)動(dòng)電路。

以上所述是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。