移位寄存器單元及其驅動方法、移位寄存器和顯示裝置的制造方法
【技術領域】
[0001]本發(fā)明涉及顯示技術領域，尤其涉及一種移位寄存器單元及其驅動方法、移位寄存器和顯示裝置。
【背景技術】
[0002]顯示裝置在進行顯示時，需要利用移位寄存器實現(xiàn)對像素單元的掃描，移位寄存器包括多個移位寄存器單元，每個移位寄存器單元對應一行像素單元，為像素單元提供柵極驅動信號，從而由多個移位寄存器單元實現(xiàn)對顯示裝置的像素單元的逐行掃描驅動，以顯示圖像。
[0003]但是，移位寄存器單元中的輸入模塊包括晶體管，晶體管存在閾值電壓，而在制作過程中制得的各個移位寄存器單元中輸入模塊的晶體管的閾值電壓往往不同，閾值電壓向正向漂移的晶體管在觸發(fā)信號的作用下容易出現(xiàn)開啟不充分的現(xiàn)象，閾值電壓的影響使得各個移位寄存器單元中后續(xù)電路的晶體管充分開啟的時長不同，因此各個移位寄存器單元輸出的柵極驅動信號的上升沿或下降沿持續(xù)的時長不同，導致顯示裝置顯示不均勻，閾值電壓向正向漂移特別嚴重的情況下，后續(xù)電路的晶體管甚至無法開啟，從而降低了顯示裝置的顯示效果。

【發(fā)明內容】

[0004]本發(fā)明的目的在于提供一種移位寄存器單元及其驅動方法、移位寄存器和顯示裝置，用于保證顯示裝置顯示均勻，提高顯示裝置的顯示效果。
[0005]為了實現(xiàn)上述目的，本發(fā)明提供如下技術方案:
[0006]第一方面，本發(fā)明提供一種移位寄存器單元，包括輸入模塊、下拉控制模塊、上拉控制模塊、上拉模塊和下拉模塊；
[0007]其中，所述輸入模塊與第一觸發(fā)信號端、第一時鐘信號端、低電平端和上拉控制節(jié)點連接，所述輸入模塊用于利用自舉效應，將所述第一觸發(fā)信號端的信號無閾值電壓損耗地傳輸至所述上拉控制節(jié)點，所述上拉控制節(jié)點為所述輸入模塊、所述上拉控制模塊、所述下拉控制模塊和所述上拉模塊的連接點；
[0008]所述下拉控制模塊與所述第一時鐘信號端、所述上拉控制節(jié)點、下拉控制節(jié)點和所述低電平端連接，所述下拉控制模塊用于根據所述第一時鐘信號端的信號和所述上拉控制節(jié)點的信號，控制所述下拉控制節(jié)點的信號為高電平信號或低電平信號，所述下拉控制節(jié)點為所述下拉控制模塊、所述上拉控制模塊和所述下拉模塊的連接點；
[0009]所述上拉控制模塊與第二觸發(fā)信號端、所述低電平端、所述上拉控制節(jié)點、所述下拉控制節(jié)點、所述下拉模塊和所述移位寄存器單元的輸出端連接，所述上拉控制模塊用于根據所述第二觸發(fā)信號端的信號和自舉效應，控制所述上拉控制節(jié)點的信號為高電平信號或低電平信號；
[0010]所述上拉模塊與所述第一時鐘信號端、所述上拉控制節(jié)點和所述移位寄存器單元的輸出端連接，所述上拉模塊用于在所述上拉控制節(jié)點的信號和所述第一時鐘信號端的信號的控制下，將所述移位寄存器單元的輸出端的信號上拉為高電平信號；
[0011]所述下拉模塊與所述第二觸發(fā)信號端、所述低電平端、第二時鐘信號端、所述下拉控制節(jié)點和所述移位寄存器單元的輸出端連接，所述下拉模塊用于在所述下拉控制節(jié)點的信號、所述第二觸發(fā)信號端的信號和所述第二時鐘信號端的信號的控制下，將所述移位寄存器單元的輸出端的信號下拉為低電平信號。
[0012]第二方面，本發(fā)明還提供了一種移位寄存器單元的驅動方法，用于驅動上述技術方案中所述的移位寄存器單元，所述驅動方法包括:
[0013]第一階段，第一觸發(fā)信號端的信號與第二時鐘信號端的信號均為高電平信號，第二觸發(fā)信號端的信號與第一時鐘信號端的信號均為低電平信號；輸入模塊利用自舉效應，將所述第一觸發(fā)信號端的高電平信號無閾值電壓損耗地傳輸至上拉控制節(jié)點；上拉模塊在所述上拉控制節(jié)點的高電平信號和所述第一時鐘信號端的低電平信號的控制下，將所述第一時鐘信號端的低電平信號傳輸至所述移位寄存器單元的輸出端；所述移位寄存器單元的輸出端輸出低電平信號；
[0014]第二階段，所述第一觸發(fā)信號端的信號、所述第二時鐘信號端的信號與所述第二觸發(fā)信號端的信號均為低電平信號，所述第一時鐘信號端的信號為高電平信號；上拉控制模塊利用自舉效應，控制所述上拉控制節(jié)點的信號為高電平信號；所述上拉模塊在所述上拉控制節(jié)點的高電平信號和所述第一時鐘信號端的高電平信號的控制下，將所述移位寄存器單元的輸出端的信號上拉為高電平信號；
[0015]第三階段，所述第一觸發(fā)信號端的信號與所述第一時鐘信號端的信號均為低電平信號，所述第二觸發(fā)信號端的信號和所述第二時鐘信號端的信號均為高電平信號；所述上拉控制模塊根據所述第二觸發(fā)信號端的高電平信號，控制所述上拉控制節(jié)點的信號為低電平信號；下拉模塊在所述第二觸發(fā)信號端的高電平信號和所述第二時鐘信號端的高電平信號的控制下，將所述移位寄存器單元的輸出端的信號下拉為低電平信號；
[0016]第四階段，所述第一觸發(fā)信號端的信號、所述第二時鐘信號端的信號與所述第二觸發(fā)信號端的信號均為低電平信號，所述第一時鐘信號端的信號為高電平信號；下拉控制模塊根據所述第一時鐘信號端的高電平信號和所述上拉控制節(jié)點的低電平信號，控制下拉控制節(jié)點的信號為高電平信號；所述下拉模塊在所述下拉控制節(jié)點的高電平信號的控制下，將所述移位寄存器單元的輸出端的信號下拉為低電平信號；
[0017]第五階段，所述第一觸發(fā)信號端的信號、所述第一時鐘信號端的信號與所述第二觸發(fā)信號端的信號均為低電平信號，所述第二時鐘信號端的信號為高電平信號；所述下拉模塊在所述第二時鐘信號端的高電平信號的控制下，將所述移位寄存器單元的輸出端的信號下拉為低電平信號。
[0018]第三方面，本發(fā)明提供一種移位寄存器，包括多級上述技術方案中所述的移位寄存器單元。
[0019]第四方面，本發(fā)明提供一種顯示裝置，包括上述技術方案中所述的移位寄存器。
[0020]本發(fā)明提供的移位寄存器單元及其驅動方法、移位寄存器和顯示裝置，移位寄存器單元包括輸入模塊、下拉控制模塊、上拉控制模塊、上拉模塊和下拉模塊，與現(xiàn)有技術中后續(xù)電路受到輸入模塊的閾值電壓影響的移位寄存器單元相比，本發(fā)明中的移位寄存器單元中的輸入模塊能夠利用自舉效應，將輸入模塊的輸入端的電壓大幅度提高，使得輸入模塊的輸入端的電壓遠遠大于輸入模塊中的晶體管的閾值電壓，從而輸入模塊能夠將第一觸發(fā)信號端的信號無閾值電壓損耗地傳輸至上拉控制節(jié)點，移位寄存器單元中的后續(xù)電路不受輸入模塊中晶體管的閾值電壓的影響，保證各個移位寄存器單元中后續(xù)電路中的晶體管能夠迅速地充分開啟，使得各個移位寄存器單元輸出的柵極驅動信號的上升沿或下降沿持續(xù)的時長基本相同，從而保證顯示裝置顯示均勻，且后續(xù)電路能夠正常傳遞信號，提高顯示裝置的顯示效果。
【附圖說明】
[0021]此處所說明的附圖用來提供對本發(fā)明的進一步理解，構成本發(fā)明的一部分，本發(fā)明的示意性實施例及其說明用于解釋本發(fā)明，并不構成對本發(fā)明的不當限定。在附圖中:
[0022]圖1為本發(fā)明實施例一中的移位寄存器單元的結構示意圖；
[0023]圖2為與圖1和圖4對應的信號時序圖；
[0024]圖3為本發(fā)明實施例一中在不同的閾值電壓下的上拉控制節(jié)點的信號時序圖；
[0025]圖4為本發(fā)明實施例二中的移位寄存器單元的結構示意圖。
【具體實施方式】
[0026]為了進一步說明本發(fā)明實施例提供的移位寄存器單元及其驅動方法、移位寄存器和顯示裝置，下面結合說明書附圖進行詳細描述。
[0027]實施例一
[0028]請參閱圖1，本發(fā)明實施例提供的移位寄存器單元包括輸入模塊P1、下拉控制模塊P2、上拉控制模塊P3、上拉模塊P4和下拉模塊P5。其中，輸入模塊Pl與第一觸發(fā)信號端STU、第一時鐘信號端CLKl、低電平端VGL和上拉控制節(jié)點Q連接，輸入模塊Pl用于利用自舉效應，將第一觸發(fā)信號端STU的信號無閾值電壓Vth損耗地傳輸至上拉控制節(jié)點