拉晶體管，因此該移位寄存器單元具有較小的電路面積。
[0041]移位寄存器單元在下拉階段之后，移位寄存器單元完整地輸出一個(gè)脈沖信號(hào)，如圖2中的Voutl所示。理論上，驅(qū)動(dòng)信號(hào)Voutl應(yīng)當(dāng)維持在低電平VL，但是第一薄膜晶體管T1的第三端(漏極)和第二端(柵極)之間存在寄生電容，在第一時(shí)鐘信號(hào)Vc從低電平VL跳變到高電平VH時(shí)，由于時(shí)鐘饋通效應(yīng)的作用下，在控制端112產(chǎn)生一個(gè)耦合電壓，當(dāng)耦合電壓過(guò)大時(shí)可能導(dǎo)致第一薄膜晶體管T1導(dǎo)通，第一時(shí)鐘信號(hào)Vc對(duì)驅(qū)動(dòng)信號(hào)Voutl進(jìn)行錯(cuò)誤充電，驅(qū)動(dòng)信號(hào)Voutl無(wú)法維持在低電平VL。
[0042]因此在時(shí)刻t4之后，第六薄膜晶體管T6和第七薄膜晶體管T7均保持?jǐn)嚅_(kāi)，在第一時(shí)鐘信號(hào)Vc為高電平VH時(shí)，第一時(shí)鐘信號(hào)Vc通過(guò)第二電容C2將高電平耦合至第四薄膜晶體管T4的第二端，以使第四薄膜晶體管T4導(dǎo)通，第一參考電壓Vdd對(duì)第八薄膜晶體管T8的第二端進(jìn)行充電。在第三時(shí)鐘信號(hào)Va為高電平VH時(shí)，第五薄膜晶體管T5導(dǎo)通，第一參考電壓Vdd對(duì)第八薄膜晶體管T8的第二端進(jìn)行充電，進(jìn)而實(shí)現(xiàn)第四薄膜晶體管T4和第五薄膜晶體管T5交替導(dǎo)通，以將第八薄膜晶體管T8的第二端維持在高電平VH。移位寄存器單元在低電平維持階段，第八薄膜晶體管T8導(dǎo)通，以將驅(qū)動(dòng)信號(hào)Voutl維持在低電平VL。
[0043]此外，本實(shí)施的移位寄存器單元在低電平維持階段，第一薄膜晶體管T1在第三時(shí)鐘信號(hào)Va為高電平產(chǎn)生周期性的導(dǎo)通，因此將第一控制信號(hào)VII下拉至低電平VL，能夠有效地抑制控制端112的時(shí)鐘饋通效應(yīng)。
[0044]本發(fā)明還提供第二實(shí)施例的移位寄存器單元，其與第一實(shí)施例所揭示的移位寄存器單元的不同之處在于:如圖3所示，本實(shí)施例的移位寄存器單元還包括初始化模塊34，初始化模塊34分別與控制端312和第二參考電壓Vss連接，初始化模塊34用于將驅(qū)動(dòng)控制信號(hào)Qn下拉至第二參考電壓Vss的低電平VL。
[0045]初始化模塊34包括第九薄膜晶體管T9，第九薄膜晶體管T9的第一端與第一薄膜晶體管T1的第二端連接，第九薄膜晶體管T9的第二端與初始化脈沖信號(hào)Vr連接，第九薄膜晶體管T9的第三端與第二參考電壓Vss連接。
[0046]請(qǐng)一并參見(jiàn)圖4所示的時(shí)序圖，初始化脈沖信號(hào)Vr的高電平VH超前于第一控制信號(hào)VII至少一個(gè)脈沖寬度，并且初始化脈沖信號(hào)Vr的上升沿超前于第一時(shí)鐘信號(hào)Vc、第二時(shí)鐘信號(hào)Vb以及第三時(shí)鐘信號(hào)Va中的第一個(gè)脈沖的上升沿。
[0047]在時(shí)刻t0時(shí)，即在第一時(shí)鐘信號(hào)Vc、第二時(shí)鐘信號(hào)Vb以及第三時(shí)鐘信號(hào)Va上升到高電平VH之前，初始化脈沖信號(hào)Vr為高電平VH，第九薄膜晶體管T9導(dǎo)通，第二參考電壓Vss將控制端312的驅(qū)動(dòng)控制信號(hào)Qn下拉至低電平VL。
[0048]相對(duì)于第一實(shí)施例所揭示的移位寄存器單元，本實(shí)施例所揭示的移位寄存器單元能夠更好地抑制控制端312的時(shí)鐘饋通效應(yīng)，以使移位寄存器單元的工作更加穩(wěn)定。
[0049]本發(fā)明還提供第三實(shí)施例的移位寄存器單元，其與第二實(shí)施例所揭示的移位寄存器單元的不同之處在于:本實(shí)施例所揭示的移位寄存器單元應(yīng)用于負(fù)載較大或者溫度較低，如圖5所示，驅(qū)動(dòng)模塊51進(jìn)一步包括第二輸出端514，與下一級(jí)的移位寄存器單元連接，用于為下一級(jí)的移位寄存器單元提供輸入信號(hào)。
[0050]第二輸出端514包括第十薄膜晶體管T10，第十薄膜晶體管T10的第一端與第一時(shí)鐘信號(hào)Vc連接，第十薄膜晶體管T10的第二端與第一薄膜晶體管T1的第二端連接，第十薄膜晶體管T10的第三端與下一級(jí)的移位寄存器單元連接。
[0051]低電平維持模塊53進(jìn)一步包括第十一薄膜晶體管T11，第十一薄膜晶體管T11的第一端與第十薄膜晶體管T10的第三端連接，第十一薄膜晶體管T11的第二端與第八薄膜晶體管T8的第二端連接，第^^一薄膜晶體管T11的第三端與第二參考電壓Vss連接。
[0052]請(qǐng)一并參見(jiàn)圖6所示的時(shí)序圖，在時(shí)刻t2至?xí)r刻t3時(shí)，移位寄存器單元處于上拉階段，第十薄膜晶體管T10導(dǎo)通，第一時(shí)鐘信號(hào)Vc對(duì)第二輸出端514輸出的驅(qū)動(dòng)信號(hào)Vout2進(jìn)行充電。
[0053]在時(shí)刻t3至?xí)r刻t4時(shí)，移位寄存器單元處于下拉階段，第十薄膜晶體管T10和第十一薄膜晶體管Tl 1同時(shí)導(dǎo)通，第二輸出端514輸出的驅(qū)動(dòng)信號(hào)Vout2通過(guò)第十薄膜晶體管T10和第十一薄膜晶體管T11進(jìn)行放電。
[0054]在時(shí)刻t4之后，移位寄存器單元處于低電平維持階段，第十一薄膜晶體管T11導(dǎo)通，第二參考電壓Vss將第二輸出端514輸出的驅(qū)動(dòng)信號(hào)Vout2維持在低電平。
[0055]其中，第一薄膜晶體管T1的第三端輸出的驅(qū)動(dòng)信號(hào)Vout1與第二輸出端514輸出的驅(qū)動(dòng)信號(hào)Vout2的時(shí)序圖相同。由于第二輸出端514的負(fù)載小于第一輸出端513的負(fù)載，導(dǎo)致驅(qū)動(dòng)信號(hào)Vout2上升的時(shí)間小于驅(qū)動(dòng)信號(hào)Voutl上升的時(shí)間。第二輸出端514用于為下一級(jí)的移位寄存器單元提供輸入信號(hào)，控制端512的驅(qū)動(dòng)控制信號(hào)Qn在預(yù)充階段時(shí)可以快速充電至VH-Vth3，以使第一薄膜晶體管Tl具有更好的驅(qū)動(dòng)能力，因此本實(shí)施例所揭示的移位寄存器單元適用于第一輸出端513的負(fù)載較大或者溫度較低。
[0056]在其他實(shí)施例中，本領(lǐng)域的普通技術(shù)人員完全可以將初始化模塊54去掉。
[0057]在發(fā)明中，第一薄膜晶體管T1、第二薄膜晶體管T2、第三薄膜晶體管T3、第四薄膜晶體管T4、第五薄膜晶體管T5、第六薄膜晶體管T6、第七薄膜晶體管T7、第八薄膜晶體管T8、第九薄膜晶體管T9、第十薄膜晶體管T10以及第十一薄膜晶體管T11為N型薄膜晶體管。在其他實(shí)施例中，本領(lǐng)域的普通技術(shù)人員完全可以將第一薄膜晶體管T1、第二薄膜晶體管T2、第三薄膜晶體管T3、第四薄膜晶體管T4、第五薄膜晶體管T5、第六薄膜晶體管T6、第七薄膜晶體管T7、第八薄膜晶體管T8、第九薄膜晶體管T9、第十薄膜晶體管T10以及第十一薄膜晶體管T11設(shè)置為P型薄膜晶體管。
[0058]本發(fā)明還提供第一實(shí)施例的移位寄存器，如圖7所示，本實(shí)施例所揭示移動(dòng)位寄存器包括N級(jí)級(jí)聯(lián)的移位寄存單元70、第一時(shí)鐘線(xiàn)CK1、第二時(shí)鐘線(xiàn)CK2、第三時(shí)鐘線(xiàn)CK3、第四時(shí)鐘線(xiàn)CK4、公共地線(xiàn)701以及起始信號(hào)ST，其中第一級(jí)移位寄存單元70和第二移位寄存單元70均為上述第一實(shí)施例所揭示的移位寄存單元，第三級(jí)移位寄存單元70至第N級(jí)移位寄存單元70均為上述第二實(shí)施例所揭示的移位寄存單元，在此不再贅述。
[0059]其中，第一級(jí)移位寄存單元70的第一時(shí)鐘信號(hào)Vc與第一時(shí)鐘線(xiàn)CK1連接，第一級(jí)移位寄存單元70的第二時(shí)鐘信號(hào)Vb與第四時(shí)鐘線(xiàn)CK4連接，第一級(jí)移位寄存單元70的第三時(shí)鐘信號(hào)Va與第三時(shí)鐘線(xiàn)CK3連接，第一級(jí)移位寄存單元70的第一控制信號(hào)VII與起始信號(hào)ST連接。
[0060]N級(jí)級(jí)聯(lián)的移位寄存單元70的第二參考電壓Vss均與公共地線(xiàn)701連接，公共地線(xiàn)701用于為第二參考電壓Vss提供低電平VL。第一級(jí)移位寄存單元70至第N級(jí)移位寄存單元70的第一輸出端113輸出的信號(hào)為Vgl-Vgn。
[0061]第二級(jí)移位寄存單元70至第N級(jí)移位寄存單元70的第一控制信號(hào)VII均與上一級(jí)的移位寄存單元70的第一輸出端113連接，例如第η級(jí)移位寄存單元70的第一控制信號(hào)VII與第n-Ι級(jí)移位寄存單元70的第一輸出端113連接。
[0062]第二級(jí)移位寄存單元70的第一時(shí)鐘信號(hào)Vc與第二時(shí)鐘線(xiàn)CK2連接，第二級(jí)移位寄存單元70的第二時(shí)鐘信號(hào)Vb與第一時(shí)鐘線(xiàn)CK1連接，第二級(jí)移位寄存單元70的第三時(shí)鐘信號(hào)Va與第四時(shí)鐘線(xiàn)CK4連接。
[0063]第三級(jí)移位寄存單元70的第一時(shí)鐘信號(hào)Vc與第三時(shí)鐘線(xiàn)CK3連接，第三級(jí)移位寄存單元70的第二時(shí)鐘信號(hào)Vb與第二時(shí)鐘線(xiàn)CK2連接，第三級(jí)移位寄存單元