信號輸出端0UTPUT2之間；第九晶體管M9，其漏極連接至第二時鐘信號端CLK2，柵極連接至第八晶體管M8的漏極，源極連接至第二信號輸出端0UTPUT2。
[0066]第一下拉模塊306包括第十晶體管MlO，其漏極連接至第一信號輸出端0UTPUT1，柵極連接至第二信號輸出端0UTPUT2，源極連接至第四電壓源VGL。
[0067]第二下拉模塊307包括第^^一晶體管Mll，其漏極連接至第二信號輸出端0UTPUT2，柵極連接至第二節(jié)點ro，源極連接至第四電壓源VGL。
[0068]放噪模塊308包括:第十二晶體管M12，其漏極連接至第一信號輸出端0UTPUT1，柵極連接至第二節(jié)點ro，源極連接至第四電壓源VGL;第十三晶體管M13，其漏極連接至第一節(jié)點PU，柵極連接至第二節(jié)點ro，源極連接至第四電壓源VGL。
[0069]利用本公開的移位寄存器，可以實現(xiàn)一個移位寄存器驅(qū)動兩行柵線，減少晶體管使用數(shù)量，降低電路成本，消除移位寄存器輸出端的噪聲，提高工作的穩(wěn)定性。
[0070]由圖4可看出，為了驅(qū)動兩行柵線，根據(jù)本申請的移位寄存器僅需要13個晶體管，與圖1中已知的移位寄存器相比，減少了 5個晶體管的使用。對于一個需要一千多行柵線輸出的面板，采用本申請的移位寄存器，可減少幾千個晶體管的使用，從而在更小的面積下實現(xiàn)柵線驅(qū)動的功能，實現(xiàn)更窄的邊框，降低柵極驅(qū)動電路成本。
[0071]能夠理解，圖4中所示出的各個模塊的示例電路結(jié)構(gòu)僅僅是一種示例，各個模塊也可以采用其他適當(dāng)?shù)碾娐方Y(jié)構(gòu)，只要能分別實現(xiàn)各自的功能即可，本公開對此不做限制。
[0072]圖5示出了圖4中的移位寄存器在進行正向掃描時各信號的時序圖。以下將參考圖5對根據(jù)本公開實施例的圖4中的移位寄存器的具體工作過程進行描述。下面以上述晶體管均為N型晶體管為例進行說明。
[0073]需要說明的是，根據(jù)本公開的移位寄存器能夠進行雙向掃描。在進行正向掃描和反向掃描時，所述移位寄存器的結(jié)構(gòu)不發(fā)生改變，只是信號輸入端INPUT和復(fù)位信號端RESET的功能發(fā)生轉(zhuǎn)變。例如，當(dāng)正向掃描時，從第一電壓源VDD輸入高電平信號，從第二電壓源VSS輸入低電平信號；當(dāng)反向掃描時，從第一電壓源VDD輸入低電平信號，從第二電壓源VSS輸入高電平信號。正向掃描時的信號輸入端INPUT用作反向掃描時的復(fù)位信號端RESET，而正向掃描時的復(fù)位信號端RESET則用作反向掃描時的信號輸入端INPUT。
[0074]如圖5所示，在一幀期間，該工作過程包括以下幾個階段。下面參照圖4和圖5對該工作過程進行描述。
[0075]第一階段Tl:本級移位寄存器信號輸入端INPUT輸入的信號為上一級移位寄存器的信號輸出端OUTPUT的輸出信號，此時為高電平信號，使得第一晶體管Ml導(dǎo)通;從第一電壓源VDD輸入的高電平信號對第一電容Cl充電，第一節(jié)點PU的電平被拉高，使得第五晶體管M5和第六晶體管M6導(dǎo)通;通過設(shè)計第五晶體管M5和第六晶體管M6的比例，使得第二節(jié)點PD的電平為低電平，進而第十一至第十三晶體管M11-M13截止，此時第一時鐘信號端CLKl輸出的時鐘信號為低電平信號，第八晶體管M8和第九晶體管M9截止，第一信號輸出端0UTPUT1和第二信號輸出端0UTPUT2穩(wěn)定地輸出低電平。
[0076]第二階段T2:本級移位寄存器信號輸入端INPUT輸入的信號為低電平信號，第一晶體管Ml截止，第一節(jié)點PU繼續(xù)保持高電平，第七晶體管M7保持導(dǎo)通狀態(tài)。此時第一時鐘信號端CLKl的時鐘信號變?yōu)楦唠娖叫盘?，因此第一信號輸出?UTPUT1輸出高電平；同時第八晶體管M8導(dǎo)通，第一節(jié)點PU對第二電容C2充電，使得第三節(jié)點PO為高電平，第九晶體管M9導(dǎo)通，由于此時第二時鐘信號端CLK2的時鐘信號為低電平信號，因此第二信號輸出端0UTPUT2輸出低電平。第十晶體管MlO截止，同時由于第五晶體管M5和第六晶體管M6仍然導(dǎo)通，第二節(jié)點PD仍保持低電平，第^^一至第十三晶體管Ml 1-M13保持截止，保證第一信號輸出端OUTPUT I穩(wěn)定輸出高電平和第二信號輸出端0UTPUT2穩(wěn)定輸出低電平。
[0077]第三階段T3:第一時鐘信號端CLKl的時鐘信號為低電平信號，第二時鐘信號端CLK2的時鐘信號為高電平信號，由于第三節(jié)點PO為高電平，第九晶體管M9導(dǎo)通，第二信號輸出端0UTPUT2輸出高電平。同時，第十晶體管Ml O導(dǎo)通，第一信號輸出端OUPUTI的輸出被拉到低電平，完成對第一行柵線的驅(qū)動。
[0078]第四階段T4:第一時鐘信號端CLKl的時鐘信號變?yōu)楦唠娖?，第八晶體管M8導(dǎo)通，同時下一級移位寄存器的第一信號輸出端輸出高電平給本級移位寄存器的復(fù)位信號端RESET，第二晶體管M2導(dǎo)通，第一節(jié)點HJ和第三節(jié)點PO的電平被拉低，第七晶體管M7和第九晶體管M9截止，同時第五晶體管M5和第六晶體管M6也截止，第二節(jié)點PD的電平被第三電壓源GCH拉高，第^^一至第十三晶體管Ml 1-M13導(dǎo)通，第二信號輸出端0UTPUT2和第一信號輸出端0UTPUT1均穩(wěn)定輸出低電平，完成對第二行柵線的驅(qū)動。
[0079]此后，復(fù)位信號端RESET變?yōu)榈碗娖?，第二晶體管M2截止，在下一幀到來之前，第一節(jié)點HJ點一直處于低電平，第二節(jié)點H)點一直處于高電平，第^^一至第十三晶體管M11-M13一直處于導(dǎo)通狀態(tài)，可以持續(xù)地對第一節(jié)點PU、第一信號輸出端0UTPUT1和第二信號輸出端0UTPUT2進行放噪，同時第一時鐘信號端CLKl通過不斷打開第八晶體管M8，可不斷對第三節(jié)點PO進行放噪，從而保證第二信號輸出端0UTPUT2和第一信號輸出端0UTPUT1的低壓信號輸出的穩(wěn)定性。直至下一幀到來，所述移位寄存器接收到信號輸入端INPUT的高電平信號后，重新執(zhí)行上述第一階段。
[0080]由圖5可以看出，第二時鐘信號端CLK2的時鐘信號與第一時鐘信號端CLKl的時鐘信號反相。
[0081]根據(jù)本公開實施例的移位寄存器在反向掃描時的具體工作過程與正向掃描時的工作過程相似，在此不再贅述。
[0082]本公開還提供了一種移位寄存器的驅(qū)動方法。下面結(jié)合圖4對該方法進行說明。如圖4所示，移位寄存器包含預(yù)充電模塊301、復(fù)位模塊302、控制模塊303、第一上拉模塊304、第二上拉模塊305、第一下拉模塊306、第二下拉模塊307、第一信號輸出端0UTPUT1和第二信號輸出端0UTPUT2，該驅(qū)動方法包含:
[0083 ]由預(yù)充電模塊301在來自信號輸入端INPUT的輸入信號的控制下將第一電壓源VDD的電壓提供至預(yù)充電模塊301的輸出節(jié)點PU;
[0084]由復(fù)位模塊302在來自復(fù)位信號端的輸入信號的控制下將第二電壓源VSS的電壓提供至所述預(yù)充電模塊301的輸出節(jié)點PU;
[0085]由控制模塊303在預(yù)充電模塊301的輸出節(jié)點PU的電壓的控制下將來自第三電壓源GCH的電壓提供給控制模塊303的輸出節(jié)點H)或者將來自第四電壓源VGL的電壓提供給控制模塊303的輸出節(jié)點ro;
[0086]由第一上拉模塊304在預(yù)充電模塊301的輸出節(jié)點PU的電壓的控制下將來自第一時鐘信號端CLKl的時鐘信號提供給第一信號輸出端0UTPUT1;
[0087]由第二上拉模塊305在第一時鐘信號端CLKl的時鐘信號和預(yù)充電模塊301的輸出節(jié)點PU的電壓的控制下將來自第二時鐘信號端CLK2的時鐘信號提供給第二信號輸出端0UTPUT2；
[0088]由第一下拉模塊306在第二信號輸出端0UTPUT2的輸出信號的控制下將所述第四電壓源VGL的電壓提供給第一信號輸出端0UTPUT1;
[0089]由第二下拉模塊307在控制模塊303的輸出節(jié)點PD的電壓的控制下將所述第四電壓源VGL的電壓提供給第二信號輸出端0UTPUT2。
[0090]圖6示出了由根據(jù)本公開實施例的多個移位寄存器級聯(lián)形成的柵極驅(qū)動電路的示意圖。
[0091]如圖6所示，在該柵極驅(qū)裝置中，多個圖4中的上述移位寄存器串聯(lián)連接。其中除最后一個移位寄存器Rm外，其余每個移位寄存器Ri(l ^ i<m)的第二信號輸出端0UTPUT2均和與其相鄰的下一個移位寄存器Ri+Ι的信號輸入端INPUT相連;除第一個移位寄存器Rl外，其余每個移位寄存器Ri (l<i< m)的第一信號輸出端0UTPUT1均和與其相鄰的上一個移位寄存器R1-1的復(fù)位信號