移位寄存單元、移位寄存器及方法、驅動電路、顯示裝置的制造方法
【技術領域】
[0001]本發(fā)明涉及顯示技術領域，具體涉及一種移位寄存單元、移位寄存器及其驅動方法、柵極驅動電路、顯示裝置。
【背景技術】
[0002]顯示裝置的柵極驅動電路包括多個級聯的移位寄存單元，多個移位寄存單元依次向相應的柵線輸出掃描信號。移位寄存單元包括下拉晶體管，下拉晶體管的柵極與下拉節(jié)點相連，下拉晶體管的第一極與移位寄存單元的輸出端相連，下拉晶體管的第二極與低電平信號端相連。在移位寄存單元的輸入階段和下拉階段，下拉節(jié)點的電位升高，以將下拉晶體管的第一極和第二極導通，從而使得移位寄存單元輸出低電平信號;在輸出階段，下拉節(jié)點電位降低，下拉晶體管關閉，從而保證移位寄存單元輸出高電平。但是，無法保證下拉節(jié)點在輸出階段保持在低電平電位，進而影響移位寄存單元在輸出階段的正常輸出。

【發(fā)明內容】

[0003]本發(fā)明的目的在于提供一種移位寄存單元、移位寄存器及其驅動方法、柵極驅動電路、顯示裝置，以保證下拉節(jié)點電位在輸出階段保持為低電平。
[0004]為了實現上述目的，本發(fā)明提供一種移位寄存單元，包括下拉節(jié)點和下拉模塊，所述下拉模塊的控制端與所述下拉節(jié)點相連，所述下拉模塊的第一端與所述移位寄存單元的輸出端相連，所述下拉模塊的第二端與用于提供無效信號的第一電平信號端相連，當所述下拉模塊的控制端接收到有效信號時，所述下拉模塊的第一端和第二端能夠導通;所述移位寄存單元還包括第一下拉控制模塊，所述第一下拉控制模塊的控制端與所述移位寄存單元的輸出端相連，所述第一下拉控制模塊的第一端與所述下拉節(jié)點相連，所述第一下拉控制模塊的第二端與所述第一電平信號端相連，當所述第一下拉控制模塊的控制端接收到有效信號時，所述第一下拉控制模塊的第一端與第二端能夠導通。
[0005]優(yōu)選地，所述第一下拉控制模塊包括第一下拉控制晶體管，所述第一下拉控制晶體管的柵極形成為所述第一下拉控制模塊的控制端，所述第一下拉控制晶體管的第一極形成為所述第一下拉控制模塊的第一端，所述第一下拉控制晶體管的第二極形成為所述第一下拉控制模塊的第二端。
[0006]優(yōu)選地，所述移位寄存單元還包括上拉節(jié)點、上拉模塊和第一電容，
[0007]所述上拉模塊的控制端與所述上拉節(jié)點相連，所述上拉模塊的第一端與第一時鐘信號端相連，所述上拉模塊的第二端與所述移位寄存單元的輸出端相連，當所述上拉模塊的控制端接收到有效信號時，所述上拉模塊的第一端和第二端能夠導通；
[0008]所述第一電容的第一端與所述上拉節(jié)點相連，所述第一電容的第二端與所述移位寄存單元的輸出端相連。
[0009]優(yōu)選地，所述下拉模塊的第三端與所述上拉節(jié)點相連，當所述下拉模塊的控制端接收到有效信號時，所述下拉模塊的第二端和第三端能夠導通。
[0010]優(yōu)選地，所述下拉模塊包括第一下拉晶體管和第二下拉晶體管，所述第一下拉晶體管柵極和所述第二下拉晶體管的柵極相連并形成所述下拉模塊的控制端，第一下拉晶體管的第一極形成為所述下拉模塊的第一端，所述第二下拉晶體管的第一極形成為所述下拉模塊的第三端，所述第一下拉晶體管的第二極和所述第二下拉晶體管的第二極相連并形成為所述下拉模塊的第二端。
[0011]優(yōu)選地，所述上拉模塊包括上拉晶體管，所述上拉晶體管的柵極形成為所述上拉模塊的控制端，所述上拉晶體管的第一極形成為所述上拉模塊的第一端，所述上拉晶體管的第二極形成為所述上拉模塊的第二端。
[0012]優(yōu)選地，所述移位寄存單元還包括第二下拉控制模塊，所述第二下拉控制模塊的控制端與所述移位寄存單元的輸入端相連，所述第二下拉控制模塊的第一端與所述下拉節(jié)點相連，所述第二下拉控制模塊的第二端與所述第一電平信號端相連，當所述第二下拉控制模塊的控制端接收到有效信號時，所述第二下拉控制模塊的第一端與第二端能夠導通。
[0013]優(yōu)選地，所述第二下拉控制模塊包括第二下拉控制晶體管，所述第二下拉控制晶體管的柵極形成為所述第二下拉控制模塊的控制端，所述第二下拉控制晶體管的第一極形成為所述第二下拉控制模塊的第一端，所述第二下拉控制晶體管的第二極形成為所述第二下拉控制模塊的第二端。
[0014]優(yōu)選地，所述移位寄存單元還包括第三下拉控制模塊，所述第三下拉控制模塊的控制端與第二時鐘信號端相連，所述第三下拉控制模塊的第一端與所述下拉節(jié)點相連，所述第三下拉控制模塊的第二端與用于提供有效信號的第二電平信號端相連，當所述第三下拉控制模塊的控制端接收到有效信號時，所述第三下拉控制模塊的第一端與第二端能夠導通。
[0015]優(yōu)選地，所述第三下拉控制模塊包括第三下拉控制晶體管，所述第三下拉控制晶體管的柵極形成為所述第三下拉控制模塊的控制端，所述第三下拉控制晶體管的第一極形成為所述第三下拉控制模塊的第一端，所述第三下拉控制晶體管的第二極形成為所述第三下拉控制模塊的第二端。
[0016]優(yōu)選地，所述移位寄存單元還包括復位模塊和第二電容，所述復位模塊的控制端與復位端相連，所述復位模塊的第一端與用于提供有效信號的第二電平信號端相連，所述復位模塊的第二端與所述下拉節(jié)點相連，當所述復位模塊的控制端接收到有效信號時，所述復位模塊的第一端與第二端能夠導通；
[0017]所述第二電容的第一端與所述下拉節(jié)點相連，所述第二電容的第二端與所述第一電平信號端相連。
[0018]優(yōu)選地，所述復位模塊包括復位晶體管，所述復位晶體管的柵極形成為所述復位模塊的控制端，所述復位晶體管的第一極形成為所述復位模塊的第一端，所述復位晶體管的第二極形成為所述復位模塊的第二端。
[0019]優(yōu)選地，所述移位寄存單元還包括輸入模塊，所述輸入模塊的控制端與所述移位寄存單元的輸入端相連，所述輸入模塊的第一端與用于提供有效信號的第二電平信號端相連，所述輸入模塊的第二端與所述移位寄存單元的上拉節(jié)點相連，當所述輸入模塊的控制端輸入有效信號時，所述輸入模塊的第一端與第二端能夠導通。
[0020]優(yōu)選地，所述輸入模塊包括輸入晶體管，所述輸入晶體管的柵極形成為所述輸入模塊的控制端，所述輸入晶體管的第一極形成為所述輸入模塊的第一端，所述輸入晶體管的第二極形成為所述輸入模塊的第二端。
[0021]優(yōu)選地，所述移位寄存單元的輸入端包括正向輸入端口和反向輸入端口，所述輸入模塊還包括正向掃描晶體管和反向掃描晶體管，
[0022]所述正向掃描晶體管的柵極與所述正向輸入端口相連，所述正向掃描晶體管的第一極與正向掃描控制端相連，所述正向掃描晶體管的第二極與所述輸入晶體管的柵極相連；
[0023]所述反向掃描晶體管的柵極與所述反向輸入端口相連，所述反向掃描晶體管的第一極與所述輸入晶體管的柵極相連，所述反向掃描晶體管的第二極與反向掃描控制端相連。
[0024]相應地，本發(fā)明還提供一種移位寄存器，包括多個移位寄存單元，所述移位寄存單元為本發(fā)明提供的上述移位寄存單元，所述移位寄存器包括至少一個移位寄存單元組，每個所述移位寄存單元組包括多個所述移位寄存單元，且同一個所述移位寄存單元組中的多個所述移位寄存單元級聯。
[0025]優(yōu)選地，所述移位寄存器包括兩個所述移位寄存單元組，且兩個所述移位寄存單元組中的所述移位寄存單元一一對應，相對應的兩個所述移位寄存單元用于為同一條柵線提供掃描信號，且相對應的兩個所述移位寄存單元的信號時序相同。
[0026]優(yōu)選地，所述移位寄存器還包括第一時鐘信號線和第二時鐘信號線，在多級所述移位寄存單元中，奇數級移位寄存單元的第一時鐘信號端和偶數級移位寄存單元的第二時鐘信號端均與所述第一時鐘信號線相連，奇數級移位寄存單元的第二時鐘信號端和偶數級移位寄存單元的第一時鐘信號端均與所述第二時鐘信號線相連。
[0027]優(yōu)選地，所述移位寄存器包括兩個所述移位寄存單元組，第一個所述移位寄存單元組用于為奇數行的柵線提供掃描信號，第二個所述移位寄存單元組用于為偶數行的柵線提供掃描信號。
[0028]優(yōu)選地，當所述移位寄存單元包括第一時鐘信號端和第二時鐘信號端時，所述移位寄存器還包括第一時鐘信號線、第二時鐘信號線、第三時鐘信號線和第四時鐘信號線，所述第一時鐘信號線與第一個移位寄存單元組中的奇數級移位寄存單元的第一時鐘信號端以及第一個移位寄存單元組中的偶數級移位寄存單元的第二時鐘信號端分別相連，所述第二時鐘信號線與第一個移位寄存單元組中的奇數級移位寄存單元的第二時鐘信號端以及第一個移位寄存單元組中的偶數級移位寄存單元的第一時鐘信號端分別相連，所述第三時鐘信號線與第二個移位寄存單元組中的奇數級移位寄存單元的第一時鐘信號端以及第二個移位寄存單元組中的偶數級移位寄存單元的第二時鐘信號端分別相連，所述第四時鐘信號線與第二個移位寄存單元組中的奇數級移位寄存單元的第二時鐘信號端以及第二個移位寄存單元組中的偶數級移位寄存單元的第一時鐘信號端分別相連。
[0029]優(yōu)選地，當所述移位寄存單元包括所述復位模塊和所述第二電容時，所述移位寄存器還包括復位信號線，所述移位寄存器中的所有移位寄存單元的復位端均與所述復位信號線相連。
[0030]優(yōu)選地，當所述移位寄存單元包括所述輸入模塊、所述輸入模塊包括所述輸入晶體管、正向掃描晶體管和反向掃描晶體管、所述移位寄存單元的輸入端包括正向輸入端口和反向輸入端口時，
[0031]在同一個移位寄存單元組的連續(xù)三級移位寄存單元中，中間一級移位寄存單元的輸出端分別與下一級移位寄存單元的正向輸入端口、上一級移位寄存單元的反向輸入端口相連。
[0032]相應地，本發(fā)明還提供一種上述移位寄存器的驅動方法，所述驅動方法包括分別對各個所述移位寄存單元組進行驅動，以使得所述移位寄存器依次向各行柵線輸出掃描信號，對于任意一個所述移位寄存單元組，所述驅動方法包括:
[0033]在第一級所述移位寄存單元的輸入階段，對第一級所述移位寄存單元的上拉節(jié)點進行充電；
[0034]在第一級所述移位寄存單元的輸出階段，向第一級所述移位寄存單元的輸出端提供有效信號，以將所述第一下拉控制模塊的第一端與第二端導通；
[0035]在第一級所述移位寄存單元的下拉階段，向第一級所述移位寄存單元的下拉節(jié)點輸入有效信號，以使所述下拉模塊的第一端與第二端導通。
[0036]優(yōu)選地，在第一級所述移位寄存單元的輸入階段，向所述移位寄存單元的上拉節(jié)點進行充電的步驟包括:向所述移位寄存單元的輸入端提供有效信號、向所述移位寄存單元的第二時鐘信號端提供有效信號；
[0037]在第一級所述移位寄存單元的輸出階段，向所述移位寄存單元的輸出端提供有效信號的步驟包括:向所述移位寄存單元的第一時鐘信號端提供有效信號。
[0038]優(yōu)選地，當所述移