柵極驅(qū)動電路、陣列基板、顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及顯示裝置領(lǐng)域，具體地，涉及一種柵極驅(qū)動電路、包括所述柵極驅(qū)動電路的陣列基板和顯示裝置。
【背景技術(shù)】
[0002]柵極驅(qū)動電路實現(xiàn)的是移位寄存功能，柵極驅(qū)動電路包括多組移位寄存單元，對于每組移位寄存單元連續(xù)的三個移位寄存單元而言，第二個移位寄存單元用于對第三個移位寄存單元進行輸入，并且用于對第一個移位寄存單元進行復(fù)位，以實現(xiàn)順序輸出的功能。因此，第一個移位寄存單元需要增加額外的開始信號STV，來進行每一幀的初始輸入，而最后一個移位寄存單元也需要進行額外的復(fù)位控制，來實現(xiàn)正常的關(guān)閉。
[0003]圖1和圖2為目前常用的柵極驅(qū)動電路級聯(lián)原理圖(4個時鐘信號CLK1、CLK2、CLK3、CLK4為例)。在圖1和圖2中，輸出信號Gate output N對應(yīng)的移位寄存單元11為最后一行像素提供掃描信號輸出。為了保證各行掃描信號輸出的一致，會使用正常額外一組普通的移位寄存單元對最后一個用于輸出掃描信號的移位寄存單元進行復(fù)位，如圖中的輸出信號Reset outputl和輸出信號Reset output 2對應(yīng)的移位寄存單元。
[0004]而為了保證第一個用于復(fù)位的移位寄存單元輸出的正常關(guān)閉，需要對其進行復(fù)位操作，如圖1的方法，是使用額外兩個具備自復(fù)位功能的移位寄存單元對輸出信號Resetoutputl對應(yīng)的移位寄存單元和輸出信號Reset output 2對應(yīng)的移位寄存單元進行復(fù)位。具體地，如圖1中所示，一個具有自復(fù)位功能的移位寄存單元輸出的Reset 0utput3用于對輸出Reset outputl的復(fù)位單元進行復(fù)位，而另一個具有自復(fù)位功能的移位寄存單元輸出的Reset 0utput4用于對輸出Reset output 2的復(fù)位單元進行復(fù)位。具有自復(fù)位功能的移位寄存單元需要增加額外的TFT器件，這樣會增加?xùn)艠O驅(qū)動電路占用的空間，不利于窄邊框設(shè)計，還可能影響畫面品質(zhì)。
[0005]如圖2的方法，是從驅(qū)動IC直接輸入復(fù)位信號(即，增加復(fù)位信號線RST)，對輸出信號Reset outputl對應(yīng)的移位寄存單元和輸出信號Reset output 2對應(yīng)的移位寄存單元進行復(fù)位。這樣同樣會增加邊框?qū)挾群虸C成本。
[0006]如何在不增加邊框?qū)挾鹊那疤嵯聦崿F(xiàn)對柵極驅(qū)動電路中的移位寄存單元的復(fù)位成為本領(lǐng)域亟待解決的技術(shù)問題。
【實用新型內(nèi)容】
[0007]本實用新型的目的在于提供一種柵極驅(qū)動電路、包括所述柵極驅(qū)動電路的陣列基板和包括所述陣列基板的顯示裝置，所述柵極驅(qū)動電路能夠在不增加元件的情況下實現(xiàn)對最后一級移位寄存單兀的復(fù)位。
[0008]為了實現(xiàn)上述目的，作為本實用新型的一個方面，提供一種柵極驅(qū)動電路，柵極驅(qū)動電路包括至少一組時鐘信號線和級聯(lián)的多級移位寄存單元，每組時鐘信號線包括兩條所述時鐘信號線，多級所述移位寄存單元被劃分為至少一組，并且每組所述時鐘信號線對應(yīng)一組所述移位寄存單元，其中，每組時鐘信號線中的一條時鐘信號線與該組時鐘信號線對應(yīng)的一組移位寄存單元中的最后一級移位寄存單元的復(fù)位信號輸入端相連，以在復(fù)位階段開始時向一組移位寄存單元中的最后一級移位寄存單元的復(fù)位信號輸入端提供復(fù)位信號。
[0009]優(yōu)選地，所述柵極驅(qū)動電路包括偶數(shù)級移位寄存單元，所述柵極驅(qū)動電路包括奇數(shù)組時鐘信號線和偶數(shù)組時鐘信號線，奇數(shù)組時鐘信號線包括第一奇數(shù)時鐘信號線和第二奇數(shù)時鐘信號線，偶數(shù)組時鐘信號線包括第一偶數(shù)時鐘信號線和第二偶數(shù)時鐘信號線，多級所述移位寄存單元被劃分為對應(yīng)于奇數(shù)行柵線的奇數(shù)組移位寄存單元和對應(yīng)于偶數(shù)行柵線的偶數(shù)組移位寄存單元，奇數(shù)組移位寄存單元的最后一級移位寄存單元用作奇數(shù)組復(fù)位單元，偶數(shù)組移位寄存單元的最后一級移位寄存單元用作偶數(shù)組復(fù)位單元，第一偶數(shù)時鐘信號線與所述奇數(shù)組復(fù)位單元的復(fù)位信號輸入端相連，第二奇數(shù)時鐘信號線與所述偶數(shù)組復(fù)位單元的復(fù)位信號輸入端相連，所述奇數(shù)組復(fù)位單元的輸出端與所述偶數(shù)組復(fù)位單元的輸入端相連，所述奇數(shù)組復(fù)位單元的輸出端與對應(yīng)于最后一行奇數(shù)行柵線的奇數(shù)組移位寄存單元的復(fù)位端相連，所述偶數(shù)組復(fù)位單元的輸出端與對應(yīng)于最后一行偶數(shù)行柵線的偶數(shù)組移位寄存單元的復(fù)位端相連。
[0010]優(yōu)選地，所述移位寄存單元包括第一薄膜晶體管、第二薄膜晶體管、第三薄膜晶體管、第四薄膜晶體管、第五薄膜晶體管、第六薄膜晶體管、第七薄膜晶體管、第八薄膜晶體管、第九薄膜晶體管和存儲電容，所述第一薄膜晶體管的柵極和第一極與所述移位寄存單元的信號輸入端相連，所述第一薄膜晶體管的第二極與所述第二薄膜晶體管的第一極相連，所述第二薄膜晶體管的柵極與所述移位寄存單元的復(fù)位信號輸入端相連，所述第二薄膜晶體管的第二極與低電平輸入端相連，所述第三薄膜晶體管的第一極與第一時鐘信號輸入端相連，所述第三薄膜晶體管的柵極與所述第一薄膜晶體管的第二極相連，所述第三薄膜晶體管的第二極與所述移位寄存單元的輸出端相連，所述第四薄膜晶體管的第一極與第二時鐘信號輸入端相連，所述第四薄膜晶體管的第二極與所述第五薄膜晶體管的第一極相連，所述第四薄膜晶體管的柵極與所述第七薄膜晶體管的第二極相連，所述第五薄膜晶體管的柵極與所述第三薄膜晶體管的柵極相連，所述第五薄膜晶體管的第二極與所述低電平輸入端相連，所述第六薄膜晶體管的柵極與所述第五薄膜晶體管的柵極相連，所述第六薄膜晶體管的第一極與所述第四薄膜晶體管的柵極相連，所述第六薄膜晶體管的第二極與所述低電平輸入端相連，所述第七薄膜晶體管的柵極與所述第二時鐘信號輸入端相連，所述第七薄膜晶體管的第一極與該第七薄膜晶體管的柵極相連，所述第八薄膜晶體管的柵極與所述第九薄膜晶體管的柵極相連，且與所述第五薄膜晶體管的第一極相連，所述第八薄膜晶體管的第一極與所述第二薄膜晶體管的第一極相連，所述第八薄膜晶體管的第二極與所述低電平輸入端相連，所述第九薄膜晶體管的第一極與所述移位寄存單元的信號輸出端相連，所述第九薄膜晶體管的第二極與所述低電平輸入端相連，所述存儲電容的第一端與所述第三薄膜晶體管的柵極相連，所述存儲電容的第二端與所述移位寄存單元的信號輸出端相連。
[0011]優(yōu)選地，所述移位寄存單元包括還包括第十薄膜晶體管，所述第十薄膜晶體管的第一極與所述第九薄膜晶體管的第一極相連，所述第十薄膜晶體管的第二極與所述第九薄膜晶體管的第二極相連，所述第十薄膜晶體管的柵極與所述復(fù)位信號輸入端相連。
[0012]作為本實用新型的另一個方面，提供一種陣列基板，所述陣列基板包括柵極驅(qū)動電路，其中，所述柵極驅(qū)動電路為本實用新型所提供的上述柵極驅(qū)動電路。
[0013]作為本實用新型的還一個方面，提供一種顯示裝置，所述顯示裝置包括陣列基板，其中，所述陣列基板為本實用新型所提供的上述陣列基板。
[0014]在本實用新型中，通過時鐘信號線輸入的時鐘信號為用作復(fù)位單元的移位寄存單元提供復(fù)位信號，因此，無需在柵極驅(qū)動電路中增加額外的復(fù)位單元或額外的薄膜晶體管，從而簡化了柵極驅(qū)動電路的總體結(jié)構(gòu)，有利于實現(xiàn)包括所述柵極驅(qū)動電路的顯示裝置的窄邊框設(shè)計。
【附圖說明】
[0015]附圖是用來提供對本實用新型的進一步理解，并且構(gòu)成說明書的一部分，與下面的【具體實施方式】一起用于解釋本實用新型，但并不構(gòu)成對本實用新型的限制。在附圖中:
[0016]圖1是現(xiàn)有技術(shù)中一種能夠?qū)崿F(xiàn)復(fù)位的柵極驅(qū)動電路的示意圖；
[0017]圖2是現(xiàn)有技術(shù)中另一種能夠?qū)崿F(xiàn)復(fù)位的柵極驅(qū)動電路的示意圖；
[0018]圖3是本實用新型所提供的柵極驅(qū)動電路的示意圖；
[0019]圖4是圖3中所示的柵極驅(qū)動電路中移位寄存單元的一種實施方式的電路圖；
[0020]圖5是當(dāng)本實用新型所提供的柵極驅(qū)動電路包括圖4中所示的移位寄存單元時的時序圖；
[0021]圖6是圖3中所