點(diǎn)。
[0054]下面將以上述各個(gè)晶體管均為P型晶體管為例,對(duì)圖4所示的移位寄存器單元的驅(qū)動(dòng)方法進(jìn)行說明,請(qǐng)參閱圖2,圖2為與圖4所示的移位寄存器單元相對(duì)應(yīng)。
[0055]實(shí)施例一中的第一階段(A-B時(shí)間段)具體包括:第一晶體管T1的柵極接收第一觸發(fā)信號(hào)端STU的高電平信號(hào),第一晶體管T1開啟;第二晶體管T2的柵極接收第一時(shí)鐘信號(hào)端CLK1的低電平信號(hào),第二晶體管T2關(guān)閉;第一電容C1利用自身的自舉效應(yīng),將第三晶體管T3的柵極電壓(即圖4中G點(diǎn)處電壓)抬升,第三晶體管T3充分開啟,設(shè)第三晶體管T3的柵極開啟信號(hào)和第一極開啟信號(hào)的電壓均為VI (高電平信號(hào)),輸入模塊中的晶體管的柵極關(guān)閉信號(hào)和第一極關(guān)閉信號(hào)的電壓均為V2(低電平信號(hào)),傳輸至上拉控制節(jié)點(diǎn)的信號(hào)的電壓為Vl-Vth,在現(xiàn)有技術(shù)中,當(dāng)輸入模塊中的晶體管的閾值電壓變化時(shí),傳輸至上拉控制節(jié)點(diǎn)的信號(hào)是波動(dòng)的,而在本實(shí)用新型實(shí)施例中的移位寄存器單元中,第一電容C1利用自身的自舉效應(yīng),能夠?qū)⒌谌w管T3的柵極的信號(hào)的電壓抬升為2V1-V2左右(該電壓值為理論值,受到其他因素的影響,該電壓值可能會(huì)上下浮動(dòng),但不影響本實(shí)用新型中移位寄存器單元的電路效果),第三晶體管T3的柵極的信號(hào)的電壓2V1-V2遠(yuǎn)遠(yuǎn)大于Vl+Vth,從而使得移位寄存器電路的后續(xù)電路不再受到輸入模塊P1中的晶體管的閾值電壓Vth的影響,上拉控制節(jié)點(diǎn)的高電平信號(hào)的電壓為VI,也就是說,通過第三晶體管T3將第一觸發(fā)信號(hào)端STU的高電平信號(hào)無閾值電壓Vth損耗地傳輸至上拉控制節(jié)點(diǎn)Q ;
[0056]第四晶體管T4的柵極接收第一時(shí)鐘信號(hào)端CLK1的低電平信號(hào),第四晶體管T4關(guān)閉;第六晶體管T6的柵極和第七晶體管T7的柵極接收上拉控制節(jié)點(diǎn)Q的高電平信號(hào),第六晶體管T6和第七晶體管T7均開啟;通過第六晶體管T6將低電平端VGL的低電平信號(hào)傳輸至第五晶體管T5的柵極,第五晶體管T5關(guān)閉;通過第七晶體管T7將低電平端VGL的低電平信號(hào)傳輸至下拉控制節(jié)點(diǎn)QB ;第九晶體管T9的柵極和第十一晶體管T11的柵極接收下拉控制節(jié)點(diǎn)QB的低電平信號(hào),第九晶體管T9和第十晶體管T10均關(guān)閉;第八晶體管T8的柵極和第十二晶體管T12的柵極接收第二觸發(fā)信號(hào)端STD的低電平信號(hào),第八晶體管T8和第十二晶體管T12均關(guān)閉;第十三晶體管T13的柵極接收第一時(shí)鐘信號(hào)端CLK1的高電平信號(hào),第十三晶體管T13開啟,通過第十三晶體管T13將低電平信號(hào)端的低電平信號(hào)傳輸至移位寄存器單元的輸出端Output ;
[0057]第十晶體管T10的柵極接收上拉控制節(jié)點(diǎn)Q的高電平信號(hào),第十晶體管T10開啟;通過第十晶體管T10將第一時(shí)鐘信號(hào)端CLK1的低電平信號(hào)傳輸至移位寄存器單元的輸出端Output ;移位寄存器單元的輸出端Output輸出低電平信號(hào)。
[0058]實(shí)施例一中的第二階段(B-C時(shí)間段)具體包括:第一晶體管T1的柵極接收第一觸發(fā)信號(hào)端STU的低電平信號(hào),第一晶體管T1關(guān)閉;第二晶體管T2的柵極接收第一時(shí)鐘信號(hào)端CLK1的高電平信號(hào),第二晶體管T2開啟,通過第二晶體管T2將低電平端VGL的低電平信號(hào)傳輸至第三晶體管T3的柵極,第三晶體管T3關(guān)閉;第二電容C2利用自身的自舉效應(yīng),將上拉控制節(jié)點(diǎn)Q的信號(hào)抬升為高電平信號(hào);第六晶體管T6的柵極和第七晶體管T7的柵極接收上拉控制節(jié)點(diǎn)Q的高電平信號(hào),第六晶體管T6和第七晶體管T7均開啟;通過第六晶體管T6將低電平端VGL的低電平信號(hào)傳輸至第五晶體管T5的柵極,第五晶體管T5關(guān)閉;通過第七晶體管T7將低電平端VGL的低電平信號(hào)傳輸至下拉控制節(jié)點(diǎn)QB ;第九晶體管T9的柵極和第十一晶體管T11的柵極接收下拉控制節(jié)點(diǎn)QB的低電平信號(hào),第九晶體管T9和第十一晶體管T11均關(guān)閉;第八晶體管T8的柵極和第十二晶體管T12的柵極接收第二觸發(fā)信號(hào)端STD的低電平信號(hào),第八晶體管T8和第十二晶體管T12關(guān)閉;第十三晶體管T13的柵極接收第一時(shí)鐘信號(hào)端CLK1的低電平信號(hào),第十三晶體管T13關(guān)閉;第十晶體管T10的柵極接收上拉控制節(jié)點(diǎn)Q的高電平信號(hào),第十晶體管T10開啟;通過第十晶體管T10將第一時(shí)鐘信號(hào)端CLK1的高電平信號(hào)傳輸至移位寄存器單元的輸出端Output ;將移位寄存器的輸出端的信號(hào)刪啦為高電平信號(hào)。
[0059]實(shí)施例一中的第三階段(C-D時(shí)間段)具體包括:第一晶體管T1的柵極接收第一觸發(fā)信號(hào)端STU的低電平信號(hào),第一晶體管T1關(guān)閉;第二晶體管T2的柵極接收第一時(shí)鐘信號(hào)端CLK1的低電平信號(hào),第二晶體管T2關(guān)閉;故第三晶體管T3的柵極的信號(hào)也為低電平信號(hào),第三晶體管T3關(guān)閉;第六晶體管T6的柵極和第七晶體管T7的柵極接收上拉控制節(jié)點(diǎn)Q的低電平信號(hào),第六晶體管T6和第七晶體管T7均關(guān)閉;第四晶體管T4的柵極接收第一時(shí)鐘信號(hào)端CLK1的低電平信號(hào),第四晶體管T4關(guān)閉;故第五晶體管T5關(guān)閉,下拉控制節(jié)點(diǎn)QB的信號(hào)為低電平信號(hào),第九晶體管T9的柵極和第十一晶體管T11的柵極接收下拉控制節(jié)點(diǎn)QB的低電平信號(hào),第九晶體管T9和第十一晶體管T11均關(guān)閉;第十三晶體管T13的柵極接收第二時(shí)鐘信號(hào)端CLK2的高電平信號(hào),第十三晶體管T13開啟,通過第十三晶體管T13將低電平端VGL的低電平信號(hào)傳輸至移位寄存器單元的輸出端Output ;第八晶體管T8的柵極和第十二晶體管T12的柵極接收第二觸發(fā)信號(hào)端STD的高電平信號(hào),第八晶體管T8和第十二晶體管T12均開啟;通過第八晶體管T8將低電平端VGL的低電平信號(hào)傳輸至上拉控制節(jié)點(diǎn)Q,第十晶體管T10的柵極接收上拉控制節(jié)點(diǎn)Q的低電平信號(hào),第十晶體管T10關(guān)閉;通過第十二晶體管T12將低電平端VGL的低電平信號(hào)傳輸至移位寄存器單元的輸出端Output ;將移位寄存器單元的輸出端Output的信號(hào)下拉為低電平信號(hào)。
[0060]實(shí)施例一中的第四階段(D-E時(shí)間段)具體包括:第一晶體管T1的柵極接收第一觸發(fā)信號(hào)端STU的低電平信號(hào),第一晶體管T1關(guān)閉;第二晶體管T2的柵極接收第一時(shí)鐘信號(hào)端CLK1的高電平信號(hào),第二晶體管T2開啟,通過第二晶體管T2將低電平端VGL的低電平信號(hào)傳輸至第三晶體管T3的柵極,第三晶體管T3關(guān)閉;第八晶體管T8的柵極和第十二晶體管T12的柵極接收第二觸發(fā)信號(hào)端STD的低電平信號(hào),第八晶體管T8和第十二晶體管T12關(guān)閉;第十三晶體管T13接收第二時(shí)鐘信號(hào)端CLK2的低電平信號(hào),第十三晶體管T13關(guān)閉;第四晶體管T4的柵極接收第一時(shí)鐘信號(hào)端CLK1的高電平信號(hào),第四晶體管T4開啟;通過第四晶體管T4將第一時(shí)鐘信號(hào)端CLK1的高電平信號(hào)傳輸至第五晶體管T5的柵極,第五晶體管T5開啟;通過第五晶體管T5將第一時(shí)鐘信號(hào)端CLK1的高電平信號(hào)傳輸至下拉控制節(jié)點(diǎn)QB ;第九晶體管T9的柵極和第i^一晶體管T11的柵極接收下拉控制節(jié)點(diǎn)QB的高電平信號(hào),第九晶體管T9和第十一晶體管T11均開啟;通過第九晶體管T9將低電平端VGL的低電平信號(hào)傳輸至上拉控制節(jié)點(diǎn)Q,第十晶體管T10的柵極接收上拉控制節(jié)點(diǎn)Q的低電平信號(hào),第十晶體管T10關(guān)閉;通過第十一晶體管T11將低電平端VGL的低電平信號(hào)傳輸至移位寄存器單元的輸出端Output ;將移位寄存器單元的輸出端Output的信號(hào)下拉為低電平信號(hào)。
[0061]實(shí)施例一中的第五階段(E-F時(shí)間段)具體包括:第一晶體管T1的柵極接收第一觸發(fā)信號(hào)端STU的低電平信號(hào),第一晶體管T1關(guān)閉;第二晶體管T2的柵極接收第一時(shí)鐘信號(hào)端CLK1的低電平信號(hào),第二晶體管T2關(guān)閉;故第三晶體管T3的柵極的信號(hào)也為低電平信號(hào),第三晶體管T3關(guān)閉;故上拉控制節(jié)點(diǎn)Q的信號(hào)為低電平信號(hào),第十晶體管T10的柵極接收上拉控制節(jié)點(diǎn)Q的低電平信號(hào),第十晶體管T10關(guān)閉;第六晶體管T6的柵極和第七晶體管T7的柵極接收上拉控制節(jié)點(diǎn)Q的低電平信號(hào),第六晶體管T6和第七晶體管T7均關(guān)閉;第四晶體管T4的柵極接收第一時(shí)鐘信號(hào)端CLK1的低電平信號(hào),第四晶體管T4關(guān)閉;在第一時(shí)鐘信號(hào)端CLK1的信號(hào)從高電平信號(hào)跳變?yōu)榈碗娖叫盘?hào)時(shí),由于第五晶體管T5的寄生電容的影響,第五晶體管T5的柵極產(chǎn)