本發(fā)明涉及到硅基光子學以及芯片級光互連技術(shù)，尤其涉及一種CMOS后工藝集成高效率雙向光柵耦合器。

背景技術(shù)：

微電子技術(shù)和光纖通信技術(shù)是人類信息社會的兩大基石。近半個世紀來，隨著集成電路工藝特征尺寸的不斷縮小，集成電路集成度一直按照摩爾定律飛速發(fā)展。芯片更高的集成度帶來的不僅僅是晶體管數(shù)目的增加，更是芯片功能和處理速度的提升。然而，隨著特征尺寸的不斷縮小和集成度的不斷增加，微電子工藝的局限性也日趨明顯。一方面是由于器件線寬的不斷減小，傳統(tǒng)的光刻加工手段已經(jīng)接近極限，此外，當器件尺寸接近納米尺度時，將會引入不可期望的量子物理效應，從而導致器件失效；另一方面是由于隨著晶體管尺寸和互連線尺寸同步縮小，單個晶體管的延時和功耗越來越小，而互連線的延時和功耗卻越來越大并逐漸占據(jù)主導。在當今的處理器中，電互連引起的功耗占了整個芯片總功耗的80％以上。因此，深亞微米特征尺寸下電互連延遲和功耗的瓶頸，已經(jīng)嚴重制約芯片性能的進一步提高。片上互連迫切需要一種比電互連更高速更寬帶的互連方式。

于是人們提出了硅基光互連的概念。目前光互連尚未涉足的領域就是片間以及片內(nèi)的通信。從兩種互連方式比較而言，光互連有明顯的優(yōu)勢，其高帶寬、低能耗、延遲小、抗電磁干擾的優(yōu)點是芯片內(nèi)銅互連線所無法比擬的。因此，研究芯片級的光子技術(shù)并使其與世界上最為成熟廉價的硅CMOS工藝兼容，對于實現(xiàn)片上光互連和解決微電子芯片的性能瓶頸具有十分重要的意義和價值。

由于硅材料在發(fā)光方面的先天不足，采用片外光源耦合的方式成為硅基光電子芯片光輸入的主要手段。而光柵耦合器作為硅基光電子芯片和片外光源的接口，具有較強的對準容差能力、可隨意放置、無需端面拋光等優(yōu)點，因此受到研究人員的廣泛青睞。對于傳統(tǒng)的斜入射光柵耦合器而言，一定的光纖傾角無疑會帶來很多不便。首先這意味著測試過程中的光纖角度調(diào)諧不可避免，而這個過程通常較為耗時；其次，要想實現(xiàn)光纖到芯片的封裝，我們通常需要對光纖進行角度拋光，而這種后工藝又會顯著地增加封裝成本。因此，一個能夠?qū)崿F(xiàn)完全垂直耦合的高效率光柵耦合器對于快速晶圓級測試和低成本的光纖封裝是十分有利的。然而，由光柵耦合的布拉格條件我們知道，完全垂直耦合總是意味著較強的二次反射和向上反射，從而引起光柵耦合效率的急劇下降。采用雙向傳輸?shù)墓鈻沤Y(jié)構(gòu)可以有效消除二次反射的問題，當光纖垂直入射于光柵中心且光柵在水平方向上均勻?qū)ΨQ，兩側(cè)波導中的光耦合應完全對稱，此時對應的波導內(nèi)后向二次反射也因為方向相反而完全抵消，這樣光柵的總耦合效率可以維持在較高的水平，同時光纖對準容差能力也能得到進一步增強。然而，雙向光柵還面臨著兩方面的光損耗，一方面，向襯底的光泄漏極大地限制著光柵耦合效率；其次，向上的光反射會引起光纖內(nèi)的回波損耗，從而在光纖中與入射光波產(chǎn)生干涉作用引起光源傳輸功率的波動。為進一步提升雙向光柵耦合器的性能，需要解決向上的光反射和向襯底的光泄漏問題。

另一方面，集成電路和光電子器件的集成也是硅基光電子學的研究熱點，目前光電集成總的方案分為單片集成和混合集成兩類，所謂單片集成即是在同一顆芯片上制作集成電路和光子回路；而混合集成則是分別制作集成電路芯片和硅基光電子芯片，然后再采用鍵和或者倒裝焊的方式，將兩顆芯片封裝成單顆芯片。對于單片集成方案，根據(jù)其中光子器件制備工藝的差異，目前研究人員提出集成方法主要可以分為兩類，分別是前端集成(Front-End-of-Line Integration)和后端集成(Back-End-of-Line Integration)，所謂前端集成，是指在制備微電子器件的同時，也將光電子器件制作在同一襯底上，晶體管和光電器件共享一部分相同的工藝步驟和掩膜版，最后在BEOL中完成金屬互連即可。前端集成方法的優(yōu)點在于能夠充分共享成熟的CMOS工藝，電路和光器件可以協(xié)同設計、制版、制造，有利于電子設計自動化和大規(guī)模生產(chǎn)，然而不利的因素也有很多，首先，光電子器件和微電子電路對于襯底材料和工藝的優(yōu)化需求不同，很難在兩者的性能之間進行設計折衷；其次，由于光電子器件的尺寸相對較大，往往在數(shù)十或者數(shù)百微米量級，而相比之下，晶體管的尺寸僅為光器件的千分之一大小，如此，將光電器件和晶體管制備在同一層會使整個芯片面積過大，嚴重降低了芯片的集成度。相比之下，采用后端集成的方法在已經(jīng)制造完畢的CMOS IC芯片表面通過后工藝的方法引入光電子材料從而構(gòu)建光電子器件層顯得吸引力巨大。一方面，這種集成方法允許人們獨立地設計和優(yōu)化光電子器件和微電子電路，有望得到最優(yōu)的性能組合；同時，采用后端集成制備的光電子器件位于微電子電路的上方，這樣光電分層的三維堆疊集成方案較好地節(jié)省了芯片面積，提升了芯片的集成度。

基于上述思想，本發(fā)明提出了采用CMOS后工藝集成來制造高效率雙向光柵耦合器，采用的雙向光柵結(jié)構(gòu)不僅可以實現(xiàn)完全垂直的光耦合，同時還可以借助CMOS后工藝結(jié)構(gòu)特點以及特殊工藝層對光柵的耦合性能提供優(yōu)化增強。利用CMOS IC襯底表面的金屬焊盤作為光柵的襯底金屬反射鏡以及雙介質(zhì)包層作為光柵的上包層減反膜，可以顯著降低光柵的向上回波損耗，消除向襯底的光泄漏，從而大大提升了光柵的總耦合效率。該CMOS后工藝集成高效率雙向光柵耦合器實現(xiàn)了光電子器件和集成電路的單片融合，提供了一種可用于3-D光電集成的高效率垂直光耦合方案，有望在未來的硅基光電集成和硅基片上光互連領域中取得重要應用。

技術(shù)實現(xiàn)要素：

本發(fā)明提供一種CMOS后工藝集成高效率雙向光柵耦合器，包括：

一個雙向光柵耦合器：由一個用于垂直耦合的均勻光柵和兩個模式轉(zhuǎn)換器組成，其中均勻光柵作為單模光纖的垂直耦合接口，兩個模式轉(zhuǎn)換器分別作為雙向光柵耦合器兩側(cè)多模光波導與單模脊形光波導的連接，可以實現(xiàn)近似無損耗的光傳輸以及模式轉(zhuǎn)換；

一個雙介質(zhì)包層結(jié)構(gòu)：由SiO₂和Si₃N₄兩層組成，位于雙向光柵耦合器的上方，用于抑制雙向光柵耦合器的向上光反射；

一個CMOS IC芯片：作為CMOS后工藝的襯底材料，其中位于CMOS IC芯片表面、雙向光柵耦合器底部的金屬焊盤作為雙向光柵耦合器的襯底反射鏡；

一個二氧化硅隔離層：位于CMOS IC芯片和雙向光柵耦合器之間，作為雙向光柵耦合器的下包層；

一個環(huán)形金屬對準標記：位于雙介質(zhì)包層結(jié)構(gòu)的上方，環(huán)繞在雙向光柵耦合器中均勻光柵的周圍，用于光柵測試時對單模光纖的對準。

附圖說明

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，以下結(jié)合具體實施例，并參照附圖對本發(fā)明進一步詳細說明，其中：

圖1為本發(fā)明的具體實施例立體結(jié)構(gòu)示意圖；

圖2為本發(fā)明的具體實施例的芯片縱向剖面示意圖；

圖3為采用單氧化層上包層和雙介質(zhì)包層結(jié)構(gòu)的雙向光柵耦合器的耦合效率和向上光反射對比曲線；

圖4為采用襯底金屬反射鏡和未采用襯底金屬反射鏡的雙介質(zhì)包層雙向光柵耦合器的耦合效率和向上光反射對比曲線；

圖5為本發(fā)明的具體實施例器件C(雙介質(zhì)包層，帶襯底反射鏡)和兩個對比器件A(單氧化硅包層，無襯底反射鏡)和B(雙介質(zhì)包層，無襯底反射鏡)的光柵截面電場強度仿真分布圖，A、B、C依次對應從上到下的(a)、(b)、(c)。

具體實施方式

本發(fā)明是一種CMOS后工藝集成高效率雙向光柵耦合器，器件以CMOS IC作為襯底并采用CMOS后工藝制作而成。對于不同的波導厚度、二氧化硅隔離層厚度和雙介質(zhì)包層厚度，為達到功能要求相應的最佳設計也不同，因此為了方便進行敘述，本發(fā)明所用各層材料默認為具體實施參數(shù)，即波導材料為單晶硅，厚度為220nm，二氧化硅隔離層厚度為2μn，雙介質(zhì)包層的二氧化硅(SiO₂)厚度為335nm，氮化硅(Si₃N₄)厚度為245nm，金屬襯底反射鏡采用鋁。

請參閱圖1和圖2，本發(fā)明提供一種CMOS后工藝集成高效率雙向光柵耦合器，包括：

一個雙向光柵耦合器1：由一個用于垂直耦合的均勻光柵和兩個模式轉(zhuǎn)換器組成，其中均勻光柵作為單模光纖21的垂直耦合接口，兩個模式轉(zhuǎn)換器分別作為雙向光柵耦合器1兩側(cè)多模光波導與單模脊形光波導的連接，可以實現(xiàn)近似無損耗的光傳輸以及模式轉(zhuǎn)換；

一個雙介質(zhì)包層結(jié)構(gòu)2：由二氧化硅(SiO₂)3和氮化硅(Si₃N₄)4兩層組成，位于雙向光柵耦合器1的上方，用于抑制雙向光柵耦合器1的向上光反射，頂部二氧化硅包層用作折射率匹配層，第二層氮化硅層為整個雙向光柵耦合器1結(jié)構(gòu)提供良好的抗反射性能。通過雙介質(zhì)包層結(jié)構(gòu)2，將向上光反射損耗抑制到相當?shù)偷闹担?/p>

一個CMOS IC芯片5：作為CMOS后工藝的襯底材料，其中位于CMOS IC芯片5表面、雙向光柵耦合器1底部的金屬焊盤作為雙向光柵耦合器的襯底的金屬反射鏡6，用來消除向襯底泄露的光損耗。襯底反射鏡6的材料為CMOS后工藝兼容材料鋁；

一個二氧化硅隔離層7：位于CMOS IC芯片5和雙向光柵耦合器1之間，作為雙向光柵耦合器1的下包層；

一個環(huán)形金屬對準標記8：位于雙介質(zhì)包層結(jié)構(gòu)2的上方，環(huán)繞在雙向光柵耦合器1中均勻光柵的周圍，用于光柵測試時對單模光纖21的對準。該環(huán)形金屬對準標記8的內(nèi)環(huán)直徑為125μm，與單模光纖21去掉涂覆層的包層直徑相同，該環(huán)形金屬對準標記8與雙向光柵耦合器1同心，以保證雙向光柵耦合器1作為輸入端完全對稱的3-dB分束器使用。如此，可以在測試時直接將單模光纖21與金屬環(huán)型對準標記8進行對準，大大降低了測試的復雜度，提高了對準的精度。

所述的采用的雙向光柵耦合器1作為單模光纖21的垂直耦合接口，以實現(xiàn)完全垂直耦合，并且在單模光纖21處于對稱垂直耦合光柵1中心時，將耦合進入的光能量分成完全對稱的兩束光分別進入雙向光柵耦合器1的具有相反方向的兩個模式轉(zhuǎn)換器中，使光沿相反的方向單模傳播，從而該結(jié)構(gòu)具備耦合器和輸入端的3-dB分束器的功能。

所述的雙介質(zhì)包層結(jié)構(gòu)2，由厚度為335nm的二氧化硅(SiO₂)3和厚度為245nm的氮化硅(Si₃N₄)4組成，頂部二氧化硅3包層用作折射率匹配層，氮化硅層4為整個雙向光柵耦合器1結(jié)構(gòu)提供良好的抗反射性能。通過雙介質(zhì)包層結(jié)構(gòu)2，將向上光反射損耗抑制到相當?shù)偷闹怠?/p>

所述的金屬反射鏡6由CMOS IC芯片5上的金屬焊盤充當，金屬反射鏡6可以用CMOS兼容工藝實現(xiàn)，如深紫外光刻，蝕刻和金屬淀積，本實施例中，選擇鋁作為金屬鏡的材料。金屬反射鏡6可以提高光柵的方向性，減小襯底光泄露，進一步提高雙向光柵耦合器1的耦合效率。

根據(jù)以上所述的CMOS后工藝集成高效率雙向光柵耦合器，其能夠完成對光進行完全垂直耦合和雙向光傳輸，最重要的是可以通過雙介質(zhì)包層結(jié)構(gòu)2和CMOS IC芯片5襯底的金屬反射鏡6減少向上光反射和襯底泄漏光功率來大大增強總平面內(nèi)光耦合。

圖2為CMOS后工藝集成高效率雙向光柵耦合器的截面圖，該雙向光柵耦合器1的特點是，單模光纖21與雙向光柵耦合器1絕對垂直，且處于共心。圖中對稱垂直耦合光柵1上方為單模光纖21芯層和包層示意，一般普通的單模光纖芯層為直徑八到九個微米，出射模式為高斯模式，模斑直徑為10.4μm，因此，為確保耦合效率，光柵長度應稍大，在我們的實施方案中，對稱垂直耦合光柵1的長度為12um。從示意圖中可以看出，從單模光纖21出射的能量P_E在耦合進入芯片時，主要分成4部分，即耦合進入左側(cè)寬波導的能量P₁，耦合進入右側(cè)寬波導的能量P₂，向上反射的能量P_R1，以及向下透射的能量P_T1。當單模光纖21與對稱垂直耦合光柵1同心時，根據(jù)對稱性，應有P₁＝P₂。此時，雙向光柵耦合器1即作為耦合器又作為輸入端的3-dB能量分束器將耦合進入的能量分成完全對稱的兩束TE偏振的光。P_R1在向上經(jīng)過雙介質(zhì)包層結(jié)構(gòu)時會受到強烈的抑制，從而在出射到空氣時被大大削弱；而P_T1在向下遇到金屬焊盤時會被反射向上進入光柵區(qū)域，進一步耦合到波導平面。雙向光柵耦合器1可為均勻光柵也可為非均勻光柵，若為非均勻光柵，則需要保證光柵關于XY平面對稱。本實施例中，雙向光柵耦合器1采用均勻光柵結(jié)構(gòu)。

為了顯示耦合增強的關系，分別設置了僅具有單個氧化物包層的耦合器沒有金屬反射鏡的耦合器A、僅具有雙介質(zhì)包層結(jié)構(gòu)沒有金屬反射鏡的耦合器B、既有雙介質(zhì)包層有金屬反射鏡耦合器C做出對比，并使用2-D FDTD方法計算了A、B、C三種光柵耦合器的耦合效率和電場分布。

圖3為本發(fā)明的具體實施例C和對比器件A的耦合效率仿真曲線對比圖。曲線橫軸為波長，縱軸為耦合進入兩側(cè)波導中的耦合效率。通過對比，單個氧化物包層對向上反射的抑制不明顯，向上反射的功率約16.7％對應的回波損耗為7.7dB，這樣的結(jié)果對于耦合器應用很不理想。但是在具有雙介質(zhì)包層結(jié)構(gòu)2的大部分波長區(qū)域中，向上反射功率最小約3.6％，對應的回波損耗僅為-14.4dB，向上反射被抑制顯著。

圖4表示出了本發(fā)明的具體實施例C和對比器件僅具有雙介質(zhì)包層結(jié)構(gòu)沒有金屬反射鏡的耦合器B之間的性能比較。由圖5可以清楚地看到，由于金屬反射鏡6對光的反射，總平面耦合可以達到高達88.3％，耦合效率的增加了超過22％，對應的耦合損耗僅為0.54dB。這種耦合性能對于完全垂直耦合應用將是非常令人滿意的。

圖5為該發(fā)明具體實施例器件C(雙介質(zhì)包層，帶襯底反射鏡)和兩個對比器件A(單氧化硅包層，無襯底反射鏡)和B(雙介質(zhì)包層，無襯底反射鏡)的光柵截面電場強度仿真分布圖，A、B、C依次對應圖中從上到下的(a)、(b)、(c)。其中橫坐標為光波導的方向，縱坐標為波導高度方向。從圖中可以清楚地看到不同方向的耦合方式和功率流，上反射功率隨著雙介質(zhì)包層結(jié)構(gòu)2的幫助進一步減小，波導耦合由雙介質(zhì)包層結(jié)構(gòu)2減反射和襯底CMOS IC芯片5上的金屬反射鏡6的反射大大增強。

以上所述的具體實施例，對本發(fā)明的目的、技術(shù)方案和有益效果進行了較詳細具體的說明，所應理解的是，以上所述的僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神、思想和原則范圍內(nèi)，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。