OS薄膜晶體管類型相反的晶體管，例如子像素B (虛線框220A)中的第一開關Mp為PMOS薄膜晶體管。
[0050]需要說明的是，本像素電路220中的第一開關采用與多路選擇器210中的每個選擇模塊的第二開關類型不同的開關，即第一開關為PMOS薄膜晶體管。由于像素電路220中的第一開關為PMOS薄膜晶體管，多路選擇器210中的第二開關為NMOS薄膜晶體管，因此利用多路選擇器210中的晶體管與像素電路220中的晶體管互補的特性，在進行像素充電時能夠能夠極大地消除柵極線和所述時鐘信號控制端輸出的信號跳變時所帶來的像素電位(數(shù)據(jù)信號)的誤差，提高像素的充電能力。
[0051]另外，考慮到LTPS具有更高的載流子迀移率，本實施例中的開關優(yōu)選為基于LTPS的NMOS薄膜晶體管或PMOS薄膜晶體管，因此，可以降低功耗，提高器件的電流承載能力，同時，提尚晶體管的開關轉(zhuǎn)換速度。
[0052]圖4是本實施例的像素充電電路的波形時序圖以及相應驅(qū)動信號的波形示意圖。在圖4中，DATA表不最初在不同期間向子像素R、G、B輸出的數(shù)據(jù)信號，Gate表不柵極輸入信號，CK1、CK2、CK3分別表示時鐘信號控制端CK1、CK2、CK3輸入的時鐘信號，R、G、B分別表示最終輸入至不同子像素的數(shù)據(jù)信號。從圖4中可以得知，在柵極線Gate開啟(處于低電平)的周期內(nèi)，各個選擇模塊210A、210B及210C所要傳送的數(shù)據(jù)信號的電壓依序為3V、IV 和 4Vo
[0053]由于像素電路210的第一開關為PMOS晶體管，因此在柵極線Gate輸出的信號為低電平(本例為-7V)時，第一開關Mp開啟，在輸出信號為高電平(本例為9V)時，第一開關Mp關閉。
[0054]由圖5可知，利用圖4所示電路對像素進行充電的過程中，雖然像素的電位也會發(fā)生兩次改變，但是最終像素能夠保持理想的電位，實現(xiàn)面板的正常顯示。具體地，第一次像素電位的變化是由于多路選擇器210的時鐘信號控制端CK輸出的時鐘信號由高電平到低電平跳變的影響，此時像素電位被耦合到一個稍低的電位。第二次像素電位的變化是由于柵極線輸出的柵極驅(qū)動信號從低電平到高電平跳變的影響，此時像素電位耦合到一個較高的電位，正好回到原始的電位，實現(xiàn)像素的正常顯示。
[0055]更具體地，在時鐘信號控制端CKl輸出為高電平階段，第二開關SW-A開啟，在此期間預傳輸給子像素R的數(shù)據(jù)信號為3V。但在時鐘信號CKl發(fā)生跳變后，即由高電平變?yōu)榈碗娖綍r，第二開關SW-A關閉，由于寄生電容Cgs的影響，傳輸給子像素R的數(shù)據(jù)信號變?yōu)?V- Λ，該電位一直持續(xù)到柵極線Gate發(fā)生跳變，由于受到第一開關Mp的寄生電容Cgs的影響，傳輸給子像素R的數(shù)據(jù)信號變?yōu)?V- Δ + Λ，正好回到原始的電位3V，實現(xiàn)子像素R的正常顯示。
[0056]在時鐘信號控制端CK2輸出為高電平階段，第二開關SW-B開啟，在此期間預傳輸給子像素G的數(shù)據(jù)信號為IV。但在時鐘信號CK2發(fā)生跳變后，即由高電平變?yōu)榈碗娖綍r，第二開關SW-B關閉，由于寄生電容Cgs的影響，傳輸給子像素G的數(shù)據(jù)信號變?yōu)镮V- Λ，該電位一直持續(xù)到柵極線Gate發(fā)生跳變，由于受到第一開關Mp的寄生電容Cgs的影響，傳輸給子像素G的數(shù)據(jù)信號變?yōu)镮V- Δ + Λ，正好回到原始的電位IV，實現(xiàn)子像素G的正常顯示。
[0057]在時鐘信號控制端CK3輸出為高電平階段，第二開關SW-C開啟，在此期間預傳輸給子像素B的數(shù)據(jù)信號為4V。但在時鐘信號CK3發(fā)生跳變后，即由高電平變?yōu)榈碗娖綍r，第二開關SW-C關閉，由于寄生電容Cgs的影響，傳輸給子像素B的數(shù)據(jù)信號變?yōu)?V- Λ，該電位一直持續(xù)到柵極線Gate發(fā)生跳變，由于受到第一開關Mp的寄生電容Cgs的影響，傳輸給子像素B的數(shù)據(jù)信號變?yōu)?V- Δ + Λ，正好回到原始的電位4V，實現(xiàn)子像素B的正常顯示。
[0058]在一般的電路設計中，多路選擇器的電路設計往往采用跟像素電路相同類型的晶體管。在本實施例中，像素電路中的第一開關為PMOS薄膜晶體管，利用多路選擇器中晶體管與像素電路中晶體管互補的特性，極大地提高了像素的充電能力。在本電路中，也是采用N/PMOS混搭的設計方法，利用NMOS和PMOS互補的特性，實現(xiàn)對像素充電電位的補償，使得像素能夠保持理想的電位，提升液晶顯示面板的顯示效果。
[0059]綜上所述，本發(fā)明實施例提供的像素充電電路，采用N/PM0S混搭的設計，利用NMOS薄膜晶體管和PMOS薄膜晶體管互補的特性，在保證像素正常充電的前提下，有效地降低了由于晶體管本身固有的寄生電容的電容耦合效應的影響，提高了像素的充電能力，使得像素能夠保持理想的電位，提升液晶顯示面板的顯示效果。
[0060]雖然本發(fā)明所揭露的實施方式如上，但所述的內(nèi)容僅為便于理解本發(fā)明技術方案而采用的實施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬領域內(nèi)的技術人員，在不脫離本發(fā)明所揭露的精神和范圍的前提下，可以在實施的形式及細節(jié)上進行任何的修改與變化，但本發(fā)明的專利保護范圍，仍須以所附的權(quán)利要求書所界定的范圍為準。
【主權(quán)項】
1.一種像素充電電路，包括: 像素電路，其包括多個子像素，每個子像素包括與柵極線連接的第一開關； 多路選擇器，其包括多個選擇模塊，所述多個選擇模塊的一端與同一數(shù)據(jù)信號輸出端連接，另一端分別與不同的子像素連接，每個選擇模塊在被選通后向?qū)淖酉袼靥峁?shù)據(jù)信號進行像素充電，每個選擇模塊包括:第二開關；時鐘信號控制端，其輸出時鐘信號以控制所述第二開關的開啟和關閉； 其中，所述第一開關與所述第二開關彼此互補，在進行像素充電時能夠消除所述柵極線和所述時鐘信號控制端輸出的信號跳變時所帶來的數(shù)據(jù)信號的誤差。2.根據(jù)權(quán)利要求1所述的像素充電電路，其特征在于， 所述第一開關為NMOS薄膜晶體管，所述第二開關為PMOS薄膜晶體管。3.根據(jù)權(quán)利要求1所述的像素充電電路，其特征在于， 所述第一開關為PMOS薄膜晶體管，所述第二開關為NMOS薄膜晶體管。4.根據(jù)權(quán)利要求2或3所述的像素充電電路，其特征在于， 所述第一開關和所述第二開關為基于LTPS的NMOS薄膜晶體管或PMOS薄膜晶體管。5.一種液晶顯示面板，其包括像素充電電路，所述像素充電電路包括: 像素電路，其包括多個子像素，每個子像素包括與柵極線連接的第一開關； 多路選擇器，其包括多個選擇模塊，所述多個選擇模塊的一端與同一數(shù)據(jù)信號輸出端連接，另一端分別與不同的子像素連接，每個選擇模塊在被選通后向?qū)淖酉袼靥峁?shù)據(jù)信號進行像素充電，每個選擇模塊包括:第二開關；時鐘信號控制端，其輸出時鐘信號以控制所述第二開關的開啟和關閉； 其中，所述第一開關與所述第二開關彼此互補，在進行像素充電時能夠消除所述柵極線和所述時鐘信號控制端輸出的信號跳變時所帶來的數(shù)據(jù)信號的誤差。6.根據(jù)權(quán)利要求5所述的液晶顯示面板，其特征在于， 所述第一開關為NMOS薄膜晶體管，所述第二開關為PMOS薄膜晶體管。7.根據(jù)權(quán)利要求5所述的液晶顯示面板，其特征在于， 所述第一開關為PMOS薄膜晶體管，所述第二開關為NMOS薄膜晶體管。8.根據(jù)權(quán)利要求6或7所述的液晶顯示面板，其特征在于， 所述第一開關和所述第二開關為基于LTPS的NMOS薄膜晶體管或PMOS薄膜晶體管。
【專利摘要】本發(fā)明提供一種液晶顯示面板及其像素充電電路，該像素充電電路包括：像素電路，包括多個子像素，每個子像素包括與柵極線連接的第一開關；多路選擇器，包括多個選擇模塊，每個選擇模塊包括：第二開關；時鐘信號控制端；第一開關與第二開關彼此互補，在進行像素充電時能夠消除柵極線和時鐘信號控制端輸出的信號跳變時所帶來的數(shù)據(jù)信號的誤差。本發(fā)明實施例的像素充電電路，利用NMOS晶體管和PMOS晶體管互補的特性，在保證像素正常充電的前提下，有效地降低了由于晶體管本身固有的寄生電容的電容耦合效應的影響，提高了像素的充電能力，使得像素能夠保持理想的電位，提升液晶顯示面板的顯示效果。
【IPC分類】G02F1/133, G02F1/1362, G02F1/1368
【公開號】CN104977768
【申請?zhí)枴緾N201510458967
【發(fā)明人】趙莽, 田勇, 陳彩琴
【申請人】武漢華星光電技術有限公司
【公開日】2015年10月14日
【申請日】2015年7月30日