本實用新型屬于半導(dǎo)體可靠性測試技術(shù)領(lǐng)域，特別是涉及一種MOS器件HCI可靠性測試結(jié)構(gòu)。

背景技術(shù)：

金屬-氧化物-半導(dǎo)體器件(MOS)的熱載流子注入(HCI)效應(yīng)是評估MOS器件可靠性的一項重要測試，它是造成MOS器件電性能參數(shù)(如Idsat—源漏飽和電流，Idlin—源漏線性電流，Vt—閾值電壓，Gm—跨導(dǎo))退化的重要因素之一。

MOS器件HCI可靠性測試主要包括兩種模式：MOS器件開啟狀態(tài)下的HCI可靠性測試和MOS器件關(guān)閉狀態(tài)下的HCI可靠性測試。而目前針對同一個MOS器件樣品需要分別準(zhǔn)備上述兩次測試，具有以下缺點：1)測試時間長；2)浪費晶圓空間；3)機器占用時間長；4)測試效率低。

技術(shù)實現(xiàn)要素：

鑒于以上所述現(xiàn)有技術(shù)的缺點，本實用新型的目的在于提供一種MOS器件HCI可靠性測試結(jié)構(gòu)。用于解決現(xiàn)有技術(shù)中MOS器件的HCI測試時間長、成本高、測試效率低以及機臺占用時間長的問題。

為實現(xiàn)上述目的，本實用新型提供一種MOS器件HCI可靠性測試結(jié)構(gòu)，包括第一MOS器件、第二MOS器件、第三MOS器件以及五個測試焊墊，其中，所述第一MOS器件的襯底和源極、所述第二MOS器件的襯底和源極以及所述第三MOS器件的襯底和源極均連接同一測試焊墊，所述第一MOS器件的柵極與所述第三MOS器件的柵極均連接同一測試焊墊，所述第二MOS器件的柵極與所述第三MOS器件的漏極均連接同一測試焊墊，所述第一MOS器件的漏極和所述第二MOS器件的漏極分別連接一測試焊墊。

于本實用新型的一實施方式中，所述第一MOS器件、所述第二MOS器件以及所述第三MOS器件為N型MOS器件或P型MOS器件。

于本實用新型的一實施方式中，所述第一MOS器件在HCI可靠性測試中為開啟狀態(tài)模式。

于本實用新型的一實施方式中，所述第二MOS器件在HCI可靠性測試中為關(guān)閉狀態(tài)模式。

于本實用新型的一實施方式中，五個所述測試焊墊連接三個或四個電壓源。

于本實用新型的一實施方式中，所述電壓源根據(jù)HCI可靠性測試的需要輸出相應(yīng)的電壓值。

于本實用新型的一實施方式中，所述第一MOS器件、所述第二MOS器件、所述第三MOS器件與五個所述測試焊墊之間均通過金屬線電連接。

于本實用新型的一實施方式中，所述HCI可靠性測試包括對MOS器件施加老化應(yīng)力、源漏飽和電流參數(shù)測量以及閾值電壓參數(shù)測量。

如上所述，本實用新型的MOS器件HCI可靠性測試結(jié)構(gòu)，具有以下有益效果：

1、使得MOS器件開啟狀態(tài)和關(guān)閉狀態(tài)下的HCI可靠性測試在同一測試結(jié)構(gòu)上完成，節(jié)約了一半的測試時間；

2、減小了測試結(jié)構(gòu)的版圖面積，降低了測試成本；

3、減少了設(shè)備的占用時間；

4、提高測試效率，滿足客戶對產(chǎn)品的緊急需求；

5、該測試結(jié)構(gòu)適用范圍廣，適合所有的工藝制程，且可以應(yīng)用于N型MOS管和P型MOS管。

附圖說明

圖1為本實用新型MOS器件HCI可靠性測試結(jié)構(gòu)的示意圖。

圖2為圖1的電路連接示意圖。

圖3為測試結(jié)構(gòu)在HCI施加老化應(yīng)力時與電壓源的連接示意圖。

圖4為測試結(jié)構(gòu)在源漏飽和電流參量測試中MOS器件開啟模式下與電壓源連接示意圖。

圖5為測試結(jié)構(gòu)在源漏飽和電流參量測試中MOS器件關(guān)閉模式下與電壓源連接示意圖。

圖6為測試結(jié)構(gòu)在閾值電壓參量測試中MOS器件開啟模式下與電壓源連接示意圖。

圖7為測試結(jié)構(gòu)在閾值電壓參量測試中MOS器件關(guān)閉模式下與電壓源連接示意圖。

元件標(biāo)號說明

1 第一MOS器件

2 第二MOS器件

3 第三MOS器件

4 測試焊墊

41 測試焊墊一

42 測試焊墊二

43 測試焊墊三

44 測試焊墊四

45 測試焊墊五

5 金屬線

6 電壓源

具體實施方式

以下由特定的具體實施例說明本實用新型的實施方式，熟悉此技術(shù)的人士可由本說明書所揭露的內(nèi)容輕易地了解本實用新型的其他優(yōu)點及功效。

請參閱圖1至圖7。須知，本說明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用以配合說明書所揭示的內(nèi)容，以供熟悉此技術(shù)的人士了解與閱讀，并非用以限定本實用新型可實施的限定條件，故不具技術(shù)上的實質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本實用新型所能產(chǎn)生的功效及所能達成的目的下，均應(yīng)仍落在本實用新型所揭示的技術(shù)內(nèi)容能涵蓋的范圍內(nèi)。同時，本說明書中所引用的如“上”、“下”、“左”、“右”、“中間”及“一”等的用語，亦僅為便于敘述的明了，而非用以限定本實用新型可實施的范圍，其相對關(guān)系的改變或調(diào)整，在無實質(zhì)變更技術(shù)內(nèi)容下，當(dāng)亦視為本實用新型可實施的范疇。

請參閱圖1和圖2，本實用新型提供一種MOS器件HCI可靠性測試結(jié)構(gòu)，包括第一MOS器件1、第二MOS器件2、第三MOS器件3以及五個測試焊墊4，其中，所述第一MOS器件1的襯底和源極、所述第二MOS器件2的襯底和源極以及所述第三MOS器件3的襯底和源極均連接同一測試焊墊4，所述第一MOS器件1的柵極與所述第三MOS器件3的柵極均連接同一測試焊墊4，所述第二MOS器件2的柵極與所述第三MOS器件3的漏極均連接同一測試焊墊4，所述第一MOS器件1的漏極和所述第二MOS器件2的漏極分別連接一測試焊墊4。

本實用新型所述的MOS器件是一個包括源極、柵極、漏極和襯底的四端器件，為了方便描述，在該實施例中，設(shè)所述第一MOS器件1的柵極與所述第三MOS器件3的柵極均連接測試焊墊一41，所述第一MOS器件1的漏極連接測試焊墊二42，所述第一MOS器件1的襯底和源極、所述第二MOS器件2的襯底和源極以及所述第三MOS器件3的襯底和源極均連接測試焊墊三43，所述第二MOS器件2的柵極與所述第三MOS器件3的漏極均連接測試焊墊四44，所述第二MOS器件2的漏極連接測試焊墊五45。

作為示例，所述第一MOS器件1、所述第二MOS器件2、所述第三MOS器件3與五個所述測試焊墊4之間均通過金屬線5電連接。

作為示例，所述第一MOS器件1、所述第二MOS器件2以及所述第三MOS器件3為N型MOS器件或P型MOS器件，同時，該測試結(jié)構(gòu)適用于所有節(jié)點的工藝制程。

作為示例，所述第一MOS器件1在HCI可靠性測試中為開啟狀態(tài)模式。

作為示例，所述第二MOS器件2在HCI可靠性測試中為關(guān)閉狀態(tài)模式。

作為示例，所述第三MOS器件3在測試結(jié)構(gòu)中的作用是解決電壓源6數(shù)量不足的問題，由圖2的電路圖可知，當(dāng)?shù)谝籑OS器件1的柵極施加電壓啟動時，所述第三MOS器件3也處于工作狀態(tài)，所述第一MOS器件1的襯底和源極、所述第二MOS器件2的襯底和源極以及所述第三MOS器件3的襯底和源極的電勢均相等，所述測試焊墊四44相當(dāng)于接地，電壓為0V。所以節(jié)約了電壓源6的個數(shù)，同時節(jié)約了測試結(jié)構(gòu)中測試焊墊4在晶圓上占用的面積。

作為示例，五個所述測試焊墊4連接三個或四個電壓源6。

作為示例，所述電壓源6根據(jù)HCI可靠性測試的需要輸出對應(yīng)所需的電壓值。

作為示例，所述HCI可靠性測試包括對MOS管施加老化應(yīng)力(HCI退化加壓)、源漏飽和電流(Idsat)參數(shù)測量以及閾值電壓(Vt)參數(shù)測量，當(dāng)然還可以包括其它的一些電性能的參數(shù)測試。

作為示例，利用本實用新型的測試結(jié)構(gòu)，對所述電壓源6進行適當(dāng)?shù)碾妷涸O(shè)置，施加老化應(yīng)力以及進行電特性參數(shù)的測試(源漏飽和電流以及閾值電壓測試)。需要注意的是，雖然在本實用新型的測試結(jié)構(gòu)上可以一次完成MOS器件兩種模式下的應(yīng)力施加，但是，該兩種模式Idsat和Vt的測試過程不是同時進行的，而是一先一后進行的。

請參閱圖3，為測試結(jié)構(gòu)在HCI老化應(yīng)力施加的過程中與電壓源6的連接示意圖。在老化測試過程中，所施加的測試電壓的值要高于器件所承受的標(biāo)準(zhǔn)值，以便縮短測試時間。作為示例，在應(yīng)力老化測試中，所述第一MOS器件1、所述第二MOS器件2以及所述第三MOS器件3的各個器件端施加電壓的具體情況為：

對于所述第一MOS器件1(開啟狀態(tài)模式)：所述第一MOS器件1的柵極和第三MOS器件3的柵極均通過測試焊墊一41連接一電壓源6提供測試電壓Vgstress1；所述第一MOS器件1的漏極通過測試焊墊二42連接一電壓源6提供測試電壓Vdstress1；所述第一MOS器件1的源極和襯底通過測試焊墊三43連接一電壓源6提供測試電壓為0V。對于所述第二MOS器件2(關(guān)閉狀態(tài)模式)：所述第二MOS器件2(未導(dǎo)通)的柵極與所述第三MOS器件3的漏極均連接測試焊墊四44，相當(dāng)于所述測試焊墊四44接地，電壓均為0V；所述第二MOS器件2的漏極通過測試焊墊五45連接一電壓源6提供測試電壓Vdstress2；所述第二MOS器件2的源極和襯底通過測試焊墊三43連接一電壓源6提供測試電壓為0V。

作為示例，在源漏飽和電流參量測試中，所述第一MOS器件1、所述第二MOS器件2以及所述第三MOS器件3的各個器件端施加電壓的情況為：

請參閱圖4，為測試結(jié)構(gòu)在源漏飽和電流參量測試中MOS器件開啟模式下與電壓源6連接示意圖。所述第一MOS器件1的柵極和所述第三MOS器件3的柵極通過測試焊墊一41連接一電壓源6提供操作電壓Vop；所述第一MOS器件1的漏極通過測試焊墊二42連接一電壓源6提供操作電壓Vop；所述第一MOS器件1的源極和襯底通過測試焊墊三43連接一電壓源6提供電壓為0V。

請參閱圖5，為測試結(jié)構(gòu)在源漏飽和電流參量測試中MOS器件關(guān)閉模式下與電壓源6連接示意圖。所述第二MOS器件2的柵極通過測試焊墊四44連接一電壓源6提供操作電壓Vop，所述第二MOS器件2的漏極通過測試焊墊五45連接一電壓源6提供操作電壓Vop，所述第二MOS器件2的源極和襯底通過測試焊墊三43連接一電壓源6提供電壓為0V；同時，所述第一MOS器件1的柵極和所述第三MOS器件3的柵極通過測試焊墊一41連接一電壓源6提供電壓為0V。

作為示例，在閾值電壓參量測試中，所述第一MOS器件1、所述第二MOS器件2以及所述第三MOS器件3的各個器件端施加電壓的情況為：

請參閱圖6，為測試結(jié)構(gòu)在閾值電壓參量測試中MOS器件開啟模式下與電壓源6連接示意圖。所述第一MOS器件1的柵極和所述第三MOS器件3的柵極通過測試焊墊一41連接一電壓源6，所述電壓源6的電壓隨著時間的變化范圍為Vstart～Vstop(其中Vstart為測試的初始電壓值，Vstop為施加應(yīng)力的時間結(jié)束時的電壓值)；所述第一MOS器件1的漏極通過測試焊墊二42連接一提供0.1V電壓的電壓源6；所述第一MOS器件1的源極和襯底通過測試焊墊三43連接一電壓源6提供電壓為0V。

請參閱圖7，為測試結(jié)構(gòu)在閾值電壓參量測試中MOS器件關(guān)閉模式下與電壓源6連接示意圖。所述第二MOS器件2的柵極和所述第三MOS器件3的漏極通過測試焊墊四44連接一電壓源6，所述電壓源6的電壓隨著時間的變化范圍為Vstart～Vstop，所述第二MOS器件2的漏極通過測試焊墊五45連接一提供0.1V電壓的電壓源6；所述第二MOS器件2的源極和襯底通過測試焊墊三43連接一電壓源6提供電壓為0V；同時，所述第一MOS器件1的柵極和所述第三MOS器件3的柵極通過測試焊墊一41連接一電壓源6提供電壓為0V。

需要注意的是，雖然圖4和圖6的結(jié)構(gòu)中電壓源6的接法相同，圖5和圖7的結(jié)構(gòu)中電壓源6的接法也相同，但是針對不同類型的測試，施加的電壓值是不相同的。

綜上所述，本實用新型的MOS器件HCI可靠性測試結(jié)構(gòu)既可用于測試MOS器件開啟狀態(tài)下的HCI可靠性測試，也可用于MOS器件關(guān)閉狀態(tài)下的HCI可靠性測試，在同一測試結(jié)構(gòu)上完成MOS器件兩種模式下的測試，節(jié)約了一半的測試時間；減少了測試結(jié)構(gòu)的數(shù)量也即節(jié)約了占用晶圓的空間，從而降低了成本；減少了設(shè)備的占用時間，提高測試效率，滿足客戶對產(chǎn)品的緊急需求；且該測試結(jié)構(gòu)適用范圍廣，適合所有的工藝制程，可以應(yīng)用于N型MOS管和P型MOS管。

上述實施例僅例示性說明本實用新型的原理及其功效，而非用于限制本實用新型。任何熟悉此技術(shù)的人士皆可在不違背本實用新型的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識者在未脫離本實用新型所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本實用新型的權(quán)利要求所涵蓋。