文中被稱為非零失敗條件測試循環(huán)一一可以指示針對該多個I/O緩沖器電路中的至少一個的失效條件。非零失敗條件測試循環(huán)可以例如對應于延遲D1，或者在可替換的場景中，對應于延遲D2。
[0048]在實施例中，諸如評估邏輯106之類的電路邏輯可以計算對應于全失敗條件測試循環(huán)的延遲DO與對應于非零失敗條件測試循環(huán)的延遲之間的差異。例如，在非零失敗條件測試循環(huán)對應于延遲Dl的場景中，這樣的邏輯可以將差異八1計算為等于(01-00)。相比之下，在非零失敗條件測試循環(huán)對應于延遲D2的場景中，這樣的邏輯可以將差異Λ2計算為等于(D2-D0)。
[0049]該多個I/O緩沖器電路的評估可以包括確定時鐘延遲之間的所計算的差異是否指示該多個I/o緩沖器電路未能滿足測試準則。作為說明而非限制，評估邏輯106或其它這樣的測試邏輯可以將所計算的差異與閾值差異(例如，說明性閾值差異Athr)進行比較。在所計算的差異小于Athr的情況下一一例如在所計算的差異為Λ I的場景中一一該多個I/O緩沖器電路可以被表征為滿足測試準則?？商鎿Q地，在所計算的差異大于Athr的情況下例如在所計算的差異為Δ2的場景中該多個I/O緩沖器電路可以被表征為未能滿足測試準則。
[0050]圖5Α圖示了根據(jù)實施例的經受評估的集成電路500的元件。IC 500可以被包括測試裝置110的一些或所有特征的硬件評估。在實施例中，IC 500根據(jù)方法200的技術而評估。
[0051]IC 500可以包括多個I/O模塊510a，510b，......，510η，其每一個包括相應I/O緩沖器電路和用于至少部分地實現(xiàn)這樣的I/o緩沖器電路的回路測試的邏輯。作為說明而非限制，I/o模塊510a可以包括均用于數(shù)據(jù)線Dl的發(fā)射路徑Txl和接收路徑Rxl。此外或可替換地，I/O模塊510b可以包括均用于數(shù)據(jù)線D2的發(fā)射路徑Tx2和接收路徑Rx2，I/O模塊510η可以包括均用于數(shù)據(jù)線DN的發(fā)射路徑TxN和接收路徑RxN，等等。
[0052]在實施例中，IC 500包括例如至少部分地由I/O模塊510a，510b，……，510n的相應復用器實現(xiàn)的掃描鏈。IC 500可以接收針對要評估I/O模塊510a，510b，……，510n的測試循環(huán)的測試數(shù)據(jù)一一其中這樣的測試數(shù)據(jù)經由發(fā)射掃描數(shù)據(jù)輸入TxSDI而提供。當復用器被Tx鏈選擇控制信號配置成輸出這樣的測試數(shù)據(jù)時，I/O模塊510a的復用器可以接收這樣的測試數(shù)據(jù)一一例如與復用器被配置成交換來自使命模式發(fā)射數(shù)據(jù)線的數(shù)據(jù)相對。在實施例中，針對I/O模塊510a的回送測試包括利用發(fā)射時鐘CK 530對發(fā)射路徑Txl的觸發(fā)器計時以朝向Dl從復用器移動測試數(shù)據(jù)。針對I/O模塊510a的回送測試還可以包括利用接收時鐘DQS 520對接收路徑Rxl的觸發(fā)器計時以從Dl移動輸出數(shù)據(jù)。針對I/O模塊510a的回送測試的結果可以由IC 500的邏輯確定，該邏輯將去往Txl的數(shù)據(jù)輸入與來自Rxl的數(shù)據(jù)輸出進行比較。作為說明而非限制，IC 500可以包括XOR門514a以輸出指示輸入數(shù)據(jù)是否等于現(xiàn)時輸出數(shù)據(jù)的信號512a。
[0053]在實施例中，要輸入到Txl的測試數(shù)據(jù)被進一步從I/O模塊510a繼續(xù)發(fā)送到I/O模塊510b以用于針對Tx2和Rx2的類似回送測試。這樣的測試數(shù)據(jù)可以通過接連的I/O模塊而被繼續(xù)發(fā)送——例如直到I/O模塊510η。針對I/O模塊510b的回送測試可以包括利用CK 530對Tx2的觸發(fā)器計時以朝向D2移動測試數(shù)據(jù)，以及還利用DQS 520對Rx2的觸發(fā)器計時以從D2移動輸出數(shù)據(jù)。類似地，針對I/O模塊510η的回送測試可以包括利用CK530對TxN的觸發(fā)器計時以朝向DN移動測試數(shù)據(jù)，以及還利用DQS 520對RxN的觸發(fā)器計時以從DN移動輸出數(shù)據(jù)。針對I/O模塊510b的回送測試的結果可以由生成指示去往Tx2的數(shù)據(jù)輸入是否等于來自Rx2的現(xiàn)時數(shù)據(jù)輸出的信號512b的XOR門514b確定。可替換地或此外，針對I/O模塊510η的回送測試的結果可以由生成指示去往TxN的數(shù)據(jù)輸入是否等于來自RxN的現(xiàn)時數(shù)據(jù)輸出的信號512η的XOR門514η確定。
[0054]在其它架構中，針對I/O模塊的集合的全掃描鏈可以與數(shù)據(jù)同時被加載，其中所有這樣的數(shù)據(jù)的同時發(fā)出和捕獲是在單個發(fā)射時鐘脈沖后跟隨單個時間接收時鐘脈沖的情況下執(zhí)行的。這樣的發(fā)出和捕獲的結果可以與其對應的輸入數(shù)據(jù)并行地進行XOR比較，或者接收掃描鏈可以被移位出來以用于評估特定的所接收的數(shù)據(jù)位。不關于掃描鏈加載和/或卸載的特定順序來限制某些實施例。
[0055]IC 500可以包括用于I/O模塊510a，510b，……，510η的附加測試的其它電路。例如，接收掃描數(shù)據(jù)輸入RxSDI可以向接收路徑Rxl提供其它測試數(shù)據(jù)，其中這樣的數(shù)據(jù)響應于DQS 520而接連移位過去到Rx2，……，RxN中的每一個。來自RxSDI的接收掃描輸入數(shù)據(jù)的這樣的移位一一例如與來自TxSDI的發(fā)射掃描輸入數(shù)據(jù)組合一一可以提供I/O模塊510a，510b，……，510n中的故障電路的更具體的標識。來自TxSDI的數(shù)據(jù)和/或來自RxSDI的數(shù)據(jù)通過I/O模塊510a，510b，……，510n的各種移位可以由Rx鏈選擇控制信號和Tx鏈選擇控制信號選擇性地控制。
[0056]圖5B圖示了根據(jù)實施例的經受評估的集成電路550的元件。IC 550可以由包括測試裝置110的一些或所有特征的硬件評估。在實施例中，IC 550根據(jù)方法200的技術而評估。圖6圖示了根據(jù)實施例的用于IC 550的操作的多個信號600的元素。
[0057]IC 550可以包括I/O緩沖器電路1B 560和掃描鏈模塊570以至少部分地實現(xiàn)1B 560的回路測試。1B 560可以是包括用于支持兩個不同使命模式數(shù)據(jù)發(fā)射通道和兩個不同使命模式數(shù)據(jù)接收通道的邏輯的雙數(shù)據(jù)速率(DDR)設備。這樣的接收通道和發(fā)射通道可以在相應的接收/發(fā)射線對中起作用。
[0058]1B 560可以包括均用于數(shù)據(jù)線DQm的發(fā)射路徑Tx 584和接收路徑Rx 586。在實施例中，IC 550包括至少部分地由掃描鏈模塊570實現(xiàn)的掃描鏈。例如，掃描鏈模塊570可以接收——例如經由發(fā)射掃描數(shù)據(jù)輸入TxSDI (來自掃描鏈的先前級)——針對多個測試循環(huán)的測試數(shù)據(jù)以評估1B 560。掃描鏈模塊570的觸發(fā)器TxBl可以接收這樣的測試數(shù)據(jù)。響應于發(fā)射時鐘CK 582，ΤχΒ1可以朝向Tx 584輸出這樣的測試數(shù)據(jù)。來自TxBl的測試數(shù)據(jù)輸出可以在掃描鏈模塊570的觸發(fā)器TxBO處被接收。TxBO還可以響應于發(fā)射時鐘CK 582朝向Tx 584輸出測試數(shù)據(jù)。在實施例中，Tx 584在從TxBl接收測試數(shù)據(jù)與從TxBO接收測試數(shù)據(jù)之間被復用一一例如，其中這樣的復用響應于發(fā)射時鐘CK 582。
[0059]在Tx 584中承載的數(shù)據(jù)可以被直接回送到接收路徑Rx 586——例如，其中1B560的觸發(fā)器RxBl接收在接收路徑Rx 586中承載的數(shù)據(jù)。響應于接收時鐘WDQS 580，RxBl可以朝向用于生成信號BI 572b的XOR門輸出這樣的數(shù)據(jù)。來自RxBl的數(shù)據(jù)輸出還可以在1B 560的觸發(fā)器RxBO處被接收。RxBO還可以響應于接收時鐘WDQS 580輸出這樣的數(shù)據(jù)，其中來自RxBO的輸出朝向用于生成信號BO 572a的XOR門。XOR門在CK發(fā)出和WDQS捕獲周期之后具有相關測試結果。反向CK 582可以更新被構建到發(fā)射掃描鏈中的LFSR邏輯以生成用于下一 CK發(fā)出和WDQS捕獲測試周期的新數(shù)據(jù)。在實施例中，信號BO 572a確定針對用于1B 560的一個接收/發(fā)射線對的回送測試的結果?？商鎿Q地或此外，信號BI572b可以確定針對用于1B 560的其它接收/發(fā)射線對的回送測試的結果。
[0060]如圖6中所示，在實施例中可以執(zhí)行給定測試循環(huán)，而同時在CK 582與WDQS 580之間存在某個延遲Td。在這樣的測試循環(huán)期間，BO 572a可以響應于Rx 586輸出等于被輸入到Tx 584的數(shù)據(jù)TxBO (η)的數(shù)據(jù)RxBO(n)而從無效(例如，不確定的邏輯高或低)轉變到匹配(例如，邏輯低或“O”)。類似地，BI 572b可以響應于Rx 586輸出等于被輸入到Tx584的數(shù)據(jù)TxBl (η)的數(shù)據(jù)RxBl (η)而從無效轉變到匹配。BO 572a和BI 572b可以每一個通過CK 582將不同的測試數(shù)據(jù)移位到Tx 584中的轉變而被改變成無效。在實施例中，BO 572a和BI 572b可以在兩個信號能夠處于相應匹配狀態(tài)中時在公共時間段Tc期間被采樣。
[0061]如果在CK 582的轉變將會將BO 572a的任何這樣的匹配改變成無效之前BO 572a未轉變到匹配，則1B 560的回送測試可能失敗。類似地，如果在CK 582的轉變將會將BI572b的任何這樣的匹配改變成無效之前BI 572b未轉變到匹配，則1B 560的回送測試可能失敗。
[0062]在實施例中，掃描鏈模塊570包括供掃描鏈操作為線性反饋移位寄存器(LFSR)的邏輯。作為說明而非限制，掃描鏈模塊570可以包括用于接收圖案生成器反饋信號和經由TxBl提供的數(shù)據(jù)的XOR門。XOR門的輸出是TxBl與來自LFSR中其它地方的圖案生成器反饋的X0R。可以將XOR門的輸出提供到復用器，該復用器基于模式控制信號確定TxBO是接收XOR門的輸出還是接收由TxBl提供的數(shù)據(jù)。當圖案生成器模式被設定時，被加載到TxBO的數(shù)據(jù)是XOR的輸出。在實施例中，在邏輯上等同于掃描鏈模塊570的一系列掃描鏈模塊可以實現(xiàn)LFSR。
[0063]IC 550可以包括用于1B 560的附加測試的其它電路，盡管不關于這樣的其它電路來限制某些實施例。例如，接收掃描數(shù)據(jù)輸入RxSDI可以向接收路徑Rx 586提供其它測試數(shù)據(jù)，其中這樣的數(shù)據(jù)被接連移位通過RxBl和RxBO，且到掃描鏈中的任何下一級。來自RxSDI的接收掃描輸入數(shù)據(jù)的這樣的移位——例如與來自TxSDI的發(fā)射掃描輸入數(shù)據(jù)組合——可以提供1B 560中的故障電路的具體標識。用于IC 550的Rx鏈選擇控制信號可以控制RxBO和RxBl是接收來自RxSDI的數(shù)據(jù)還是接收經由Tx 584提供的數(shù)據(jù)。
[0064]圖7示出根據(jù)一個實施例的用于評估集成電路的說明性計算機平臺700的元件。計算機平臺700可以例如包括諸如服務器、工作站、臺式計算機、膝上型計算機、手持計算機一一例如平板、掌上電腦、手機、媒體播放器等一一和/或其它這樣的計算機系統(tǒng)之類的計算機的硬件平臺。
[0065]在實施例中，計算機平臺700包括由說明性總線701表示的用于傳送信息的至少一個互連和用于處理這樣的信息的處理器709—一例如中央處理單元。處理器709可以包括復雜指令集計算機(CISC)型架構、精簡指令集計算機(RISC)型架構和/或多種處理器架構類型中任一種的功能性。處理器709可以經由總線701與計算機平臺700的一個或多個其它部件耦合。作為說明而非限制，計算機平臺700可以包括隨機存取存儲器(RAM)或其它動態(tài)存儲設備，由耦合到總線701的說明性主存儲器70