精度可達到0.1%。
[0029]所述探針選用鍍金探針，以降低探針與彈簧針探板上鍍金彈簧針孔的接觸電阻；選用兩根等長的特征阻抗為50歐姆的第一同軸電纜和第二同軸電纜作為數(shù)字通道輸出信號傳輸線纜，不但可以保證兩個數(shù)字通道輸出信號經(jīng)過等長的傳輸路徑到達時間測量單元，而且更好的滿足了時間測量單元輸入端50歐姆阻抗匹配的要求，同時還可以有效減小信號傳輸過程中的反射。
[0030]要實現(xiàn)系統(tǒng)中數(shù)字通道信號在時間上對齊，首先需要測量出各數(shù)字通道信號間的時間偏移量，再根據(jù)該時間偏移量對各數(shù)字通道進行時間補償。下面從系統(tǒng)中第二個數(shù)字通道CH2開始測量，已知CH2的坐標為X=0.0mm, Y=2.54mm，則我們需要使探針從零點位置向Y軸正向移動2.54mm,軟件向Y軸步進電機驅動器發(fā)送兩個控制信號，一個控制信號為持續(xù)的高電平，代表步進電機轉動方向，另一個控制信號為連續(xù)的907個脈沖信號，驅動步進電機轉動226.75°，從而使探針向Y軸正向移動2.54mm，到達坐標X=0.0mm, Y=2.54mm，軟件再向Z軸步進電機驅動器發(fā)送相應的控制信號，控制探針在Z軸方向向下移動10_，探針準確插入彈簧針孔。
[0031]此時數(shù)字通道CHl和CH2的輸出信號分別通過所述第一同軸電纜和第二同軸電纜連接到時間測量裝置的兩個輸入端。如圖2所示，時間測量單元采用定向耦合器ADC-20-4+將CHl和CH2的信號衰減后輸入相位檢測芯片，相位檢測芯片選用AD8302，它將CHl與CH2的時間偏差轉換為直流電壓量。再通過所述精密電壓測量電路測量該直流電壓，軟件通過一定的算法將所述直流電壓轉換為時間偏移量并保存。
[0032]完成測量后，軟件控制探針在Z軸方向向上抬起10mm，且繼續(xù)向Y軸正向移動
2.54mm，移動到目標坐標X=0.0mm, Y=5.08mm,探針再插入彈簧針孔開始測量。以此類推，直到探針移動移動到本列最后一個待測數(shù)字通道，坐標為X=0.0mm, Y=48.26mm，并完成測量，再控制探針抬起，并向X軸正向移動2.54_，到達坐標X=2.54mm，Y=48.26mm，探針插入彈簧針孔開始測量，測量結束后再控制探針向Y軸負向移動2.54_，到達坐標X=2.54mm，Y=45.72mm，探針下壓并啟動測量。依次類推，依次測量各待測數(shù)字通道，即可依次得到系統(tǒng)中各數(shù)字通道信號相對與CHl的時間偏移量。
【主權項】
1.一種集成電路測試系統(tǒng)數(shù)字通道信號對齊方法，是通過一個彈簧針探板和時間偏差補償器實現(xiàn)的，多個集成電路的待測數(shù)字通道輸出被引到探板上，待測數(shù)字通道輸出一個時鐘；其特征在于，所述對齊方法包括確定待測數(shù)字通道輸出信號時間偏差步驟和時間偏差補償輸出步驟； 所述確定待測數(shù)字通道輸出信號時間偏差步驟是: 第一步:選擇任意一個待測數(shù)字通道為基準通道，將基準通道的輸出用一個同軸電纜引到一個時間差測量裝置的輸入端A，使用一個可移動探針通過另一個同軸電纜連接在時間差測量裝置的另一輸入端B; 第二步:使用一個三軸驅動裝置將可移動探針逐一移動到探板上其它待測數(shù)字通道輸出點，記錄每一個待測數(shù)字通道輸出與基準通道輸出時間偏移量，記錄待測數(shù)字通道編號和所對應的輸出時間偏移量； 所述時間偏差補償輸出步驟是: 第一步:將時間偏移量低于基準時間的最大偏移量點對應的數(shù)字通道作為時間對齊點，計算出其它數(shù)字通道相對于該時間對齊點的時間偏移量，再根據(jù)時間偏差補償器的最小延時單元的延時時間計算出其它數(shù)字通道需要經(jīng)過多少個最小延時單元才能與時間對齊點對齊，并將計算所得延遲單元數(shù)量存入一個存儲器； 第二步:將每一個待測數(shù)字通道輸出連接到時間偏差補償器電路的輸入，將時間偏差補償器電路的輸出作為待測數(shù)字通道的最終被測輸出； 第三步:時間偏差補償器針對待測數(shù)字通道首先讀取存儲器中相對應的延時單元數(shù)量N，待測數(shù)字通道經(jīng)N個最小延時單元后輸出，實現(xiàn)消除該數(shù)字通道輸出信號與時間對齊點的時間偏移量，依次類推最終實現(xiàn)各數(shù)字通道時間對齊。2.根據(jù)權利要求1所述的方法，其特征在于，所述時間偏差補償器使用的是FPGA電路，所述FPGA電路含有實現(xiàn)延時所需的電路。3.根據(jù)權利要求1所述的方法，其特征在于，兩個所述同軸電纜是阻抗為50歐姆、相同型號和相同長度的同軸電纜。4.根據(jù)權利要求1所述的方法，其特征在于，所述時間差測量裝置由一個相位檢測芯片和與之連接的電壓測量模塊組成，所述記錄待測數(shù)字通道輸出與基準通道輸出時間偏移量的方法是:相位檢測芯片將各數(shù)字通道與基準通道輸出比較輸出的相位偏差轉換為直流電壓，再由電壓測量模塊完成對直流電壓的測量，并轉換為對應的時間偏移量。5.根據(jù)權利要求2所述的方法，其特征在于，所述最小延時單元的延時時間是FPGA內部1DELAY模塊的時鐘周期的六十四分之一。6.一種集成電路測試系統(tǒng)數(shù)字通道信號對齊測試裝置，包括一個彈簧針探板，在探板上分布設置有測試點，一個三軸坐標傳動裝置帶動一個探針在所述探板上移動接觸所述測試點，其特征在于，所述裝置還包括時間差測量器和時間偏差補償器，所述時間差測量器有兩個輸入端，分別為一個基準通道輸入端和一個比較通道輸入端，基準通道輸入端連接一個選定的測試點，比較通道輸入端連接所述探針，時間差測量器的輸出通過一個處理器連接時間偏差補償器，時間偏差補償器中設置有延時電路，延時電路的輸入連接原始待測數(shù)字通道輸出，延時電路的輸出是時間對齊的最終待測數(shù)字通道輸出。7.根據(jù)權利要求6所述的對齊測試裝置，其特征在于，所述時間差測量器由一個相位檢測芯片和與之連接的電壓測量模塊組成，所述相位檢測芯片有兩個輸入端，分別為所述基準通道輸入端和比較通道輸入端，相位檢測芯片將各比較通道與基準通道輸出比較輸出的相位偏差轉換為直流電壓，再由電壓測量模塊完成對直流電壓的測量，并轉換為對應的時間偏移量；所述時間偏差補償器包括減法器、脈沖發(fā)生器、計數(shù)器和延時電路，減法器連接所述處理器，通過減法器對時間偏移量減I相應的脈沖發(fā)生器就產(chǎn)生一個CLK脈沖，再由計數(shù)器對CLK進行計數(shù)得到N，計數(shù)器控制延時電路的輸入經(jīng)過N個延時單元延時后再輸出，最終實現(xiàn)數(shù)字通道時間對齊輸出。8.根據(jù)權利要求7所述的對齊測試裝置，其特征在于，所述時間偏差補償器使用的是FPGA電路。9.根據(jù)權利要求6所述的對齊測試裝置，其特征在于，所述測試點是原始待測數(shù)字通道輸出。10.根據(jù)權利要求6所述的對齊測試裝置，其特征在于，所述測試點是最終待測數(shù)字通道輸出。
【專利摘要】本發(fā)明公開了一種集成電路測試系統(tǒng)數(shù)字通道信號對齊方法及裝置，是通過一個彈簧針探板和時間偏差補償器實現(xiàn)的，多個集成電路的待測數(shù)字通道輸出被引到探板上，待測數(shù)字通道輸入一個時鐘；所述對齊方法包括確定待測數(shù)字通道輸出信號時間偏差步驟和時間偏差補償輸出步驟；本發(fā)明使用最少的器件解決了集成電路測試數(shù)字通道信號對齊，與傳統(tǒng)的測試電路相比，具有測試自動化程度高，故障率少，克服了分布參數(shù)相互影響的問題，易于控制，測量精度高。
【IPC分類】G01R31/317
【公開號】CN105137331
【申請?zhí)枴緾N201510442178
【發(fā)明人】李寶娟, 李躍進
【申請人】北京華峰測控技術有限公司
【公開日】2015年12月9日
【申請日】2015年7月24日