基于drfm技術(shù)的雷達(dá)信號處理系統(tǒng)及密集目標(biāo)干擾產(chǎn)生方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明設(shè)及雷達(dá)電子對抗領(lǐng)域，具體是一種為模擬雷達(dá)復(fù)雜電磁環(huán)境設(shè)計的一種 高性能雷達(dá)信號處理系統(tǒng)及密集目標(biāo)干擾樣式產(chǎn)生方法。
【背景技術(shù)】
[0002] 在現(xiàn)代電子對抗領(lǐng)域，相對于寬帶噪聲壓制干擾和其它欺騙干擾樣式，相干干擾 信號能夠精確模仿雷達(dá)發(fā)射信號波形，獲得與真實(shí)目標(biāo)回波相同的相干處理增益，而具有 更佳的干擾效能。同時，隨著高速信號采集、超大規(guī)模集成電路、高速信號處理等技術(shù)的飛 速發(fā)展，特別是數(shù)字射頻存儲技術(shù)化igital Radio-Frequen巧Memcxry，DRFM)的不斷發(fā)展， 為相干干擾技術(shù)的實(shí)現(xiàn)提供了硬件基礎(chǔ)和技術(shù)支持。采用DRFM技術(shù)時，輸出信號與輸入信 號相比，有相位關(guān)系確定、時間延遲變化范圍寬、頻率誤差小，并可對輸入信號運(yùn)用數(shù)字信 號處理算法進(jìn)行處理和調(diào)制等特點(diǎn)。運(yùn)樣，采用DRFM技術(shù)不僅可W對相參脈沖信號長時間 相參復(fù)制，而且能夠?qū)⒗走_(dá)信號的脈內(nèi)調(diào)制特性無失真地復(fù)制下來。DRFM的輸出信號除了 時間上的延時外，還對輸入信號進(jìn)行了調(diào)制，可W形成多種干擾模式，其信號特征與雷達(dá)目 標(biāo)回波幾乎完全一樣。并且，運(yùn)種干擾信號能對常規(guī)脈沖壓縮雷達(dá)實(shí)施有效干擾。
[0003] 雷達(dá)是根據(jù)多普勒效應(yīng)實(shí)現(xiàn)對目標(biāo)速度信息的檢測和跟蹤的，因此可W根據(jù)測得 的多普勒頻移計算得到目標(biāo)的徑向速度，同樣，也可W對雷達(dá)信號進(jìn)行移頻調(diào)制來實(shí)現(xiàn)對 雷達(dá)的速度欺騙干擾。實(shí)際應(yīng)用中，可W用單邊帶調(diào)制方法實(shí)現(xiàn)多普勒頻移調(diào)制，能較好的 模擬目標(biāo)的運(yùn)動速度和運(yùn)動方向，達(dá)到欺騙的目的。
[0004] 現(xiàn)代雷達(dá)電子對抗領(lǐng)域有較為典型的Ξ種密集假目標(biāo)干擾方法。第一種是間歇采 樣直接轉(zhuǎn)發(fā)，當(dāng)截獲到大時寬雷達(dá)信號時，高保真采樣其中的一小段信號后馬上進(jìn)行處理 轉(zhuǎn)發(fā)，然后再采樣、轉(zhuǎn)發(fā)下一段，如此交替工作，直至大脈寬結(jié)束。第二種方法是延遲疊加轉(zhuǎn) 發(fā)，接收信號后對雷達(dá)脈沖進(jìn)行全脈沖采樣，在轉(zhuǎn)發(fā)干擾時，對采樣的全脈沖進(jìn)行逐個的延 遲然后再疊加。第Ξ種是間歇采樣重復(fù)轉(zhuǎn)發(fā)，從雷達(dá)脈沖前沿開始采樣一小段信號，按照設(shè) 定的重復(fù)次數(shù)重復(fù)讀出當(dāng)前采樣數(shù)據(jù)轉(zhuǎn)發(fā)，然后再采樣一小段信號，按照設(shè)定的重復(fù)次數(shù) 重復(fù)讀出當(dāng)前采樣數(shù)據(jù)轉(zhuǎn)發(fā)，重復(fù)上述過程直到雷達(dá)脈沖結(jié)束。間歇采樣直接轉(zhuǎn)發(fā)受到采 樣周期的限制，次假目標(biāo)的數(shù)目和質(zhì)量也受到影響。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明的目的在于提供一種基于DRFM技術(shù)的雷達(dá)信號處理系統(tǒng)及密集目標(biāo)干擾 產(chǎn)生方法，完成對雷達(dá)的速度、距離欺騙，最終實(shí)現(xiàn)密集度隨機(jī)變化的密集假目標(biāo)干擾。
[0006] 實(shí)現(xiàn)本發(fā)明目的的技術(shù)解決方案為:一種基于高速信號采集處理技術(shù)的雷達(dá)信號 處理系統(tǒng)，包括收發(fā)單元和信號采集處理單元，
[0007] 其中，收發(fā)單元包括L波段微波收發(fā)組件和收發(fā)天線，收發(fā)天線接收雷達(dá)發(fā)射脈 沖，L波段微波收發(fā)組件對雷達(dá)信號進(jìn)行下變頻處理；
[000引信號處理單元包括基于高速ADC/DAC+FPGA+ARM架構(gòu)的寬帶數(shù)字射頻存儲器、基于 FPGA的信號處理器、全數(shù)字單邊帶調(diào)制器和基于FPGA的定時控制器，寬帶數(shù)字射頻存儲器 接收中頻信號，并對中頻信號進(jìn)行高速采樣、存儲;基于FPGA的信號處理器對存儲的數(shù)據(jù)進(jìn) 行分段疊加，生成覆蓋雷達(dá)探測距離范圍的模擬回波信號;全數(shù)字單邊帶調(diào)制器對回波信 號進(jìn)行多普勒頻移，模擬目標(biāo)的運(yùn)動速度和運(yùn)動方向；基于FPGA的定時控制器將經(jīng)過頻移 的回波信號轉(zhuǎn)換成中頻輸出信號。
[0009] -種基于DRFM技術(shù)的雷達(dá)信號處理系統(tǒng)的密集目標(biāo)干擾產(chǎn)生方法，具體步驟下：
[0010] (1化波段微波收發(fā)組件設(shè)置為接收狀態(tài)，密集目標(biāo)使能信號無效;模擬器處于接 收狀態(tài)，不產(chǎn)生密集目標(biāo)回波信號；
[0011] (2化波段微波收發(fā)組件對收到的有效的雷達(dá)脈沖信號進(jìn)行下變頻處理輸出中頻 信號，寬帶數(shù)字射頻存儲器對中頻信號W900MSI^速率進(jìn)行采樣、串并轉(zhuǎn)換和存儲；
[0012] (3)啟動密集目標(biāo)距離計時器，并將計時器輸出與設(shè)置好的密集目標(biāo)距離及密集 目標(biāo)寬度進(jìn)行比較;密集目標(biāo)距離即密集目標(biāo)起始距離，是密集目標(biāo)相對于接收脈沖后沿 的延遲時間，密集目標(biāo)寬度即基于FPGA的信號處理器生成的密集目標(biāo)回波的時間寬度；當(dāng) 計時器輸出大于等于密集目標(biāo)距離時，執(zhí)行步驟(4);當(dāng)計時器輸出大于等于密集目標(biāo)寬度 時，執(zhí)行步驟(5);
[0013] (4化波段微波收發(fā)組件設(shè)置為發(fā)射狀態(tài);基于FPGA的信號處理器將存儲數(shù)據(jù)根據(jù) 密集目標(biāo)密度參數(shù)進(jìn)行分段疊加，再進(jìn)行全數(shù)字單邊帶調(diào)制，調(diào)制頻率可設(shè)置;產(chǎn)生的信號 在密集目標(biāo)使能有效情況下由收發(fā)組件發(fā)射；
[0014] (5)停止計時、計時器清零、置密集目標(biāo)使能信號為低電平、置發(fā)射指示信號為低 電平;將收發(fā)組件置為接收狀態(tài)，準(zhǔn)備接收下一個雷達(dá)發(fā)射脈沖，返回步驟(1)。
[0015] 本發(fā)明與現(xiàn)有技術(shù)相比，其顯著優(yōu)點(diǎn)為：（1)采用的基于高速ADC/DAC+FPGA+ARM硬 件架構(gòu)可W有效實(shí)現(xiàn)DRFM、控制管理功能，高達(dá)900MSI^采樣速率支持400MHz帶寬中頻信號 輸入。（2)基于FPGA的單邊帶調(diào)制技術(shù)實(shí)現(xiàn)多普勒頻移，具有很高的多普勒頻率分辨力，而 且通過軟件實(shí)現(xiàn)全數(shù)字單邊帶調(diào)制不會增加硬件復(fù)雜度。（3)采用全脈沖采樣延遲疊加的 密集假目標(biāo)干擾方法，通過延遲疊加的方式增加了假目標(biāo)的數(shù)量和密集度，可W實(shí)現(xiàn)近似 于噪聲的密集假目標(biāo)干擾。它解決了在全脈沖依次轉(zhuǎn)發(fā)時壓縮后假目標(biāo)過于稀疏的問題， 同時也避免了間歇采樣直接轉(zhuǎn)發(fā)時周期對于假目標(biāo)密集度的限制。（4)密集目標(biāo)的密集度 和目標(biāo)的多普勒頻率由ARM CPU隨機(jī)生成，參數(shù)控制靈活，當(dāng)假目標(biāo)達(dá)到一定密集度時，近 似于噪聲干擾，會整體抬高雷達(dá)的檢測口限，使雷達(dá)無法發(fā)現(xiàn)目標(biāo)，具有更優(yōu)的干擾效能。
【附圖說明】
[0016] 圖1為本發(fā)明實(shí)施例的電磁環(huán)境模擬系統(tǒng)實(shí)現(xiàn)框圖。
[0017]圖2為本發(fā)明實(shí)施例的密集目標(biāo)干擾產(chǎn)生流程圖。
[0018] 圖3為本發(fā)明實(shí)施例的全數(shù)字單邊帶調(diào)制器原理框圖。
[0019] 圖4為本發(fā)明實(shí)施例的密集目標(biāo)使能信號實(shí)現(xiàn)框圖。
[0020] 圖5為本發(fā)明實(shí)施例的密集目標(biāo)產(chǎn)生FPGA時序圖。
【具體實(shí)施方式】
[0021] 本發(fā)明雷達(dá)信號處理系統(tǒng)由收發(fā)單元、信號采集處理單元構(gòu)成，其中基于數(shù)字射 頻存儲技術(shù)的雷達(dá)信號采集處理系統(tǒng)，包括基于高速ADC/DAC+FPGA+ARM架構(gòu)的寬帶數(shù)字射 頻存儲器、基于FPGA的信號處理器、全數(shù)字單邊帶調(diào)制器、基于FPGA的定時控制器。寬帶數(shù) 字射頻存儲器完成接收中頻信號的高速采樣、存儲;基于FPGA的信號處理器根據(jù)密集目標(biāo) 的密集度參數(shù)對存儲的數(shù)據(jù)進(jìn)行延遲疊加處理，生成覆蓋雷達(dá)探測距離范圍的密集目標(biāo)回 波信號;全數(shù)字單邊帶調(diào)制器對延遲疊加后的密集目標(biāo)回波信號進(jìn)行多普勒頻移，模擬目 標(biāo)的運(yùn)動速度和運(yùn)動方向；基于FPGA的定時控制器將經(jīng)過頻移的密集目標(biāo)回波輸出給高速 DAC轉(zhuǎn)換成中頻輸出信號，經(jīng)過微波收發(fā)組件的上變頻后發(fā)射給雷達(dá)，從而產(chǎn)生出基于數(shù)字 射頻存儲的密集目標(biāo)干擾信號。密集目標(biāo)的密集度和目標(biāo)的多普勒頻率由ARM CPU按照設(shè) 定的時間間隔隨機(jī)生成，通過ARM與FPGA的數(shù)據(jù)接口設(shè)置給FPGA。
[0022] 當(dāng)微波收發(fā)組件輸出的保寬脈沖有效時，F(xiàn)PGA控制高速ADCW900MSI^采樣速率對 接收中頻信號進(jìn)行全脈沖采樣，采樣數(shù)據(jù)經(jīng)過串并變換后實(shí)時存儲到數(shù)字射頻存儲器 64bit位寬的SSRAM中。設(shè)接收雷達(dá)脈沖寬度，即保寬脈沖寬度為τ，ARM設(shè)置的密集目標(biāo)的密 集度，即目標(biāo)間隔為τ/Ν，將采樣存儲的數(shù)據(jù)劃分成N段，設(shè)第1段數(shù)據(jù)為化，第N段數(shù)據(jù)為Dn， 定義Ml =化，M2 =化+〇2，…燕=化+D2+. . . +Dn，則距離相隔τ/Ν、覆蓋雷達(dá)整個接收期的密集 目標(biāo)回波數(shù)據(jù)為化，M2，…，MN，…，MN直到接收下一個雷達(dá)脈沖為止?；贔PGA的信號處理器 將將采樣存儲數(shù)據(jù)進(jìn)行Ν段劃分，然后計算化，Μ2，···，Μν，并根據(jù)雷達(dá)的重復(fù)周期和脈沖寬度 計算雷達(dá)的接收時間寬度，將化，M2，…，Μν數(shù)據(jù)拼接成化，M2，…，Μν，…，Μν輸出進(jìn)行多普勒頻 移。密集度參數(shù)由ARM每隔固定時間隨機(jī)生成后，通過ARM與FPGA間的數(shù)據(jù)接口進(jìn)行設(shè)置，目 標(biāo)密集度參數(shù)按照設(shè)定的規(guī)律循環(huán)隨機(jī)跳變。
[0023] 雷達(dá)是根據(jù)多普勒效應(yīng)實(shí)現(xiàn)對目標(biāo)速度信息的檢測和跟蹤的，即根據(jù)測得的多普 勒頻移計算得到目標(biāo)的徑向速度。設(shè)目標(biāo)徑向速度為Vr，工作頻率為fo,則雷達(dá)接收的目標(biāo) 回波的多普勒頻移為
[0024]
(1)
[0025] 由式（1)可知，可W通過設(shè)置目標(biāo)回波的多普勒頻移來模擬目標(biāo)的徑向運(yùn)動速度， 并通過多普勒頻率的正負(fù)來模擬目標(biāo)相對雷達(dá)臨近和遠(yuǎn)離。因此本發(fā)明密集目標(biāo)干擾產(chǎn)生 方法的目標(biāo)運(yùn)動信息通過對接收雷達(dá)脈沖進(jìn)行移頻調(diào)制來實(shí)現(xiàn)，達(dá)到對雷達(dá)的速度欺騙干 擾目的。
[0026] 設(shè)基于FPGA的信號處理器生成的密集目標(biāo)信號為f(t)，目標(biāo)多普勒頻率為 上邊帶、下邊帶調(diào)制輸出為
[0029] 式(2)、（3)中的的希爾伯特變換。式(2)的上邊帶調(diào)制可W模擬正多普 勒頻率，式(3)的下邊帶調(diào)制可W模擬負(fù)多普勒頻率。全數(shù)字單邊帶調(diào)制器將基于FPGA的信 號處理器生成的密集目標(biāo)回波信號進(jìn)行希爾伯特變換，根據(jù)ARM設(shè)置多普勒頻率的正負(fù)和 多普勒頻率值，對密集目標(biāo)回波信號進(jìn)行上邊帶調(diào)制或下邊帶調(diào)制，從而得到附加了目標(biāo) 運(yùn)動速度和運(yùn)動方向信息的密集目標(biāo)回波信號。密集目標(biāo)的多普勒頻率參數(shù)由ARM每隔固 定時間隨機(jī)生成后通過ARM與FPGA間的數(shù)據(jù)接口進(jìn)行設(shè)置，目標(biāo)多普勒頻率按照設(shè)定的規(guī) 律循環(huán)隨機(jī)跳變。
[0030] 基于FPGA的定時控制器將全數(shù)字單邊帶調(diào)制器輸出的密集目標(biāo)回波數(shù)據(jù)輸出給 DRFM的高速DAC，將數(shù)字回波信號轉(zhuǎn)換為模擬中頻信號，再經(jīng)過微波收發(fā)組件的上變頻后向 雷達(dá)發(fā)射密集目標(biāo)干擾信號，完成基于數(shù)字射頻存儲技術(shù)的密集目標(biāo)干擾產(chǎn)生。
[0031] 下面結(jié)合附圖對本發(fā)明作進(jìn)一步詳細(xì)描述。
[0032] 本發(fā)明是一種基于雷達(dá)電磁環(huán)境模擬系統(tǒng)的密集目標(biāo)干擾產(chǎn)生方法，可W產(chǎn)生參 數(shù)靈活可控、硬件復(fù)雜度低、多普勒頻率分辨力高、干擾效能好的密集目標(biāo)干擾。圖1為本發(fā) 明實(shí)施例的系統(tǒng)實(shí)現(xiàn)框圖，包括收發(fā)天線、L波段微波收發(fā)組件、信號采集處理單元、電源、 顯示器、鍵盤及數(shù)據(jù)接口。收發(fā)天線實(shí)現(xiàn)電磁波的福射和接收;L波段微波收發(fā)組件主要由 寬帶濾波器、低噪聲放大器、混頻器、功率放大器、功率衰減器等部分組成，主要完成接收信 號的濾波、放大、下變頻成中頻信號，中頻信號的上變頻、濾波、功率放大，本振信號和時鐘 信號的產(chǎn)生W及控制接口功能。信號采集處理單元包括基于高速ADC/DAC+FPGA+ARM架構(gòu)的 寬帶數(shù)字射頻存