儲(chǔ)器、基于FPGA的信號(hào)處理器、全數(shù)字單邊帶調(diào)制器、基于FPGA的定時(shí)控制 器、基于FPGA的收發(fā)組件控制器。寬帶數(shù)字射頻存儲(chǔ)器主要由高速ADC、高速DAC，F(xiàn)PGA、 SSRAM、嵌入式ARM CPU等部分組成，主要完成接收中頻信號(hào)的高速采樣、存儲(chǔ)、處理、恢復(fù)， 系統(tǒng)控制管理、顯示、操作W及故障自動(dòng)檢測(cè)完成接收中頻信號(hào)的高速采樣、存儲(chǔ)；基于 FPGA的信號(hào)處理器根據(jù)密集目標(biāo)的密集度參數(shù)對(duì)存儲(chǔ)的數(shù)據(jù)進(jìn)行延遲疊加處理，生成覆蓋 雷達(dá)探測(cè)距離范圍的密集目標(biāo)回波信號(hào);全數(shù)字單邊帶調(diào)制器對(duì)延遲疊加后的密集目標(biāo)回 波信號(hào)進(jìn)行多普勒頻移，模擬目標(biāo)的運(yùn)動(dòng)速度和運(yùn)動(dòng)方向；基于FPGA的定時(shí)控制器將生成 的密集目標(biāo)回波輸出給高速DAC轉(zhuǎn)換成中頻輸出信號(hào)，經(jīng)過(guò)微波收發(fā)組件的上變頻后發(fā)射 給雷達(dá)，從而產(chǎn)生出基于數(shù)字射頻存儲(chǔ)的密集目標(biāo)干擾信號(hào);基于FPGA的收發(fā)組件控制器 實(shí)現(xiàn)對(duì)L波段微波收發(fā)組件的控制，根據(jù)工作狀態(tài)打開、關(guān)斷接收通道和發(fā)射通道。密集目 標(biāo)的密集度和目標(biāo)的多普勒頻率由ARM CPU按照設(shè)定的時(shí)間間隔隨機(jī)生成，通過(guò)ARM與FPGA 的數(shù)據(jù)接口設(shè)置給FPGA。
[0033] 上述基于高速ADC/DAC+FPGA+ARM硬件架構(gòu)的寬帶數(shù)字射頻存儲(chǔ)單元，采用Altera 公司的 EP3S110F1152FPGA、ATMEL 公司的 AT84AD001BITD 高性能 ADC、ADI 公司的 AD9736BBC 高 速DAC、ATM化公司的AT91SAM9G20B ARM CPU、GSI公司的GS8320Z36T-200I高速SSRAM來(lái)實(shí) 現(xiàn)。中頻信號(hào)的采集、存儲(chǔ)、處理與恢復(fù)由FPGA實(shí)現(xiàn);參數(shù)計(jì)算與設(shè)置、系統(tǒng)控制與管理、現(xiàn) 實(shí)與操作及數(shù)據(jù)接口由ARM實(shí)現(xiàn)，可W通過(guò)鍵盤、串口、網(wǎng)口對(duì)系統(tǒng)的多種參數(shù)進(jìn)行設(shè)置。
[0034] 當(dāng)寬帶數(shù)字射頻存儲(chǔ)單元接收到有效脈沖時(shí)，對(duì)每一個(gè)有效脈沖都產(chǎn)生密集目標(biāo) 干擾回波，即在360度方位、所有高度上都產(chǎn)生密集目標(biāo)回波。在密集目標(biāo)干擾產(chǎn)生模式下， 基于FPGA的收發(fā)組件控制器產(chǎn)生微波收發(fā)組件正常工作的控制信號(hào)，包括接收機(jī)閉塞、本 振控制、發(fā)射機(jī)開關(guān)信號(hào)，收發(fā)組件的3個(gè)控制信號(hào)是根據(jù)保寬脈沖和脈寬有效信號(hào)產(chǎn)生 的，當(dāng)接收到有效的保寬脈沖后（由脈寬分選電路提供當(dāng)前接收脈沖是否為有效脈沖），根 據(jù)AM設(shè)置的密集目標(biāo)距離和密集目標(biāo)寬度參數(shù)，產(chǎn)生一定寬度的密集目標(biāo)使能信號(hào)；當(dāng)接 收脈沖為無(wú)效脈沖時(shí)，不對(duì)該脈沖進(jìn)行處理，密集目標(biāo)使能信號(hào)維持低電平。參見圖2密集 目標(biāo)干擾產(chǎn)生流程圖、圖3全數(shù)字單邊帶調(diào)制器原理框圖、圖4密集目標(biāo)使能信號(hào)實(shí)現(xiàn)框圖 和圖5密集目標(biāo)產(chǎn)生FPGA時(shí)序圖，基于數(shù)字射頻存儲(chǔ)技術(shù)的密集目標(biāo)干擾產(chǎn)生工作過(guò)程如 下：
[00對(duì) 1)將微波收發(fā)組件設(shè)置為接收狀態(tài)(開接收機(jī)TR_RX_C = 0，本振接到接收通道TR_ T化0_C=1，關(guān)發(fā)射機(jī)TR_TX_C = 0)，密集目標(biāo)使能信號(hào)無(wú)效(低電平）、發(fā)射指示信號(hào)置低電 平、清除計(jì)時(shí)器使能信號(hào)、清除所有定時(shí)器(密集目標(biāo)距離寬度計(jì)時(shí)器）；
[0036] 2)當(dāng)收到有效的雷達(dá)脈沖信號(hào)，即任意一個(gè)脈寬有效信號(hào)(Pulsel_en~化lse8_ en)由低電平變?yōu)楦唠娖綍r(shí)，對(duì)微波收發(fā)組件輸出的中頻信號(hào)（中屯、頻率250M化，帶寬 400MHz) W900MSPS速率進(jìn)行采樣、串并轉(zhuǎn)換、存儲(chǔ)到64bit位寬的SSRAM中；
[0037] 3)啟動(dòng)密集目標(biāo)距離計(jì)時(shí)器(計(jì)時(shí)時(shí)鐘為lOMHz，計(jì)時(shí)器位數(shù)為20位），并將計(jì)時(shí)器 輸出與密集目標(biāo)距離(單位100ns)及密集目標(biāo)寬度進(jìn)行比較。密集目標(biāo)距離即密集目標(biāo)起 始距離，是密集目標(biāo)相對(duì)于接收脈沖后沿的延遲時(shí)間（由第一個(gè)目標(biāo)的距離確定，W微波收 發(fā)組件輸出保寬脈沖的下降沿為基準(zhǔn)，目標(biāo)的實(shí)際距離為密集目標(biāo)干擾設(shè)備距雷達(dá)距離+ 雷達(dá)脈沖寬度對(duì)應(yīng)的距離+設(shè)置的密集目標(biāo)起始時(shí)間所對(duì)應(yīng)的距離）。密集目標(biāo)寬度對(duì)應(yīng)基 于FPGA的信號(hào)處理器生成的密集目標(biāo)回波的時(shí)間寬度，當(dāng)密集目標(biāo)產(chǎn)生的時(shí)間達(dá)到密集目 標(biāo)寬度時(shí)，控制微波收發(fā)組件發(fā)射結(jié)束、接收機(jī)開始工作，W便能接收、處理雷達(dá)的下一個(gè) 發(fā)射脈沖。假設(shè)雷達(dá)重復(fù)周期為Tr(US)，脈沖寬度為T(us)，設(shè)備架設(shè)距離為Rs，密集目標(biāo)距 離Rg，密集目標(biāo)寬度為T廣T-RsX100/15-50(us);
[0038] 4)若計(jì)時(shí)器輸出大于等于密集目標(biāo)距離，將微波收發(fā)組件設(shè)置為發(fā)射狀態(tài)，即關(guān) 閉接收機(jī)TR_RX_C = 1，本振接到發(fā)射通道TR_TRL0_C = 0，開發(fā)射機(jī)TR_TX_C = 1，TR_TX_at TR_RX_C延遲lOus，同時(shí)將密集目標(biāo)使能信號(hào)置為高電平，寬帶數(shù)字射頻存儲(chǔ)單元對(duì)該接收 有效脈沖產(chǎn)生密集目標(biāo)回波，將發(fā)射指示信號(hào)置為高電平；
[0039] 5)密集目標(biāo)回波的產(chǎn)生是先將存儲(chǔ)數(shù)據(jù)進(jìn)行分段疊加，再進(jìn)行全數(shù)字單邊帶調(diào) 審IJ，調(diào)制頻率由ARM設(shè)置。采集存儲(chǔ)的數(shù)據(jù)按照密集目標(biāo)密度(默認(rèn)值為lOus)劃分為N段，設(shè) 第l段數(shù)據(jù)為Dl，第2段數(shù)據(jù)為D2，第N段數(shù)據(jù)為DN，定義化 = Dl，^fc = Dl+D2，….燕=0州2+. . .+ Dn，當(dāng)密集目標(biāo)使能信號(hào)有效時(shí)，開始產(chǎn)生目標(biāo)密度為τ/Ν(τ為脈沖寬度）的密集目標(biāo)回波 化，M2，…，Μν，Μν，…，Μν。與此同時(shí)，每100ms更新一次密集目標(biāo)密度參數(shù)，目標(biāo)密度參數(shù)按照 15位m序列規(guī)律循環(huán)隨機(jī)跳變。目標(biāo)密度參數(shù)表順序?yàn)?250/08CAH、2925/0B6DH、3262/ 0CB 邸、3375/002尸山2138/854山2700/048邸、1800/70細(xì)、2587/0418山3037/0抓0山2025/ 7E9H、1463/5B7、2475/9ABH、1687/697H、1350/546H、1125/465H，ARM 按順序讀取目標(biāo)密度參 數(shù)(參數(shù)表已按m系列規(guī)律排序）；
[0040] 6)當(dāng)計(jì)時(shí)器輸出大于等于密集目標(biāo)寬度時(shí)，停止計(jì)時(shí)、計(jì)時(shí)器清零、計(jì)時(shí)使能信號(hào) 無(wú)效、置密集目標(biāo)使能信號(hào)為低電平、置發(fā)射指示信號(hào)(TR_TX_Indication)為低電平、將收 發(fā)組件置為接收狀態(tài)，即開接收機(jī)TR_RX_C = 0，本振接到接收通道TR_TI?L0_C= 1，關(guān)發(fā)射機(jī) TR_TX_C = 0，準(zhǔn)備接收下一個(gè)雷達(dá)發(fā)射脈沖、并對(duì)下一個(gè)有效雷達(dá)脈沖產(chǎn)生密集目標(biāo)干擾 回波。
[0041] 7)若接收的雷達(dá)脈沖為有效脈沖，重復(fù)2~6;若接收的雷達(dá)脈沖為無(wú)效脈沖，繼續(xù) 接收下一個(gè)雷達(dá)脈沖，直到接收到有效脈沖。
【主權(quán)項(xiàng)】
1. 一種基于DRFM技術(shù)的雷達(dá)信號(hào)處理系統(tǒng)，其特征在于：包括收發(fā)單元和信號(hào)采集處 理單元， 其中，收發(fā)單元包括L波段微波收發(fā)組件和收發(fā)天線，收發(fā)天線接收雷達(dá)發(fā)射脈沖，L波 段微波收發(fā)組件對(duì)雷達(dá)信號(hào)進(jìn)行下變頻處理； 信號(hào)處理單元包括基于高速ADC/DAC+FPGA+ARM架構(gòu)的寬帶數(shù)字射頻存儲(chǔ)器、基于FPGA 的信號(hào)處理器、全數(shù)字單邊帶調(diào)制器和基于FPGA的定時(shí)控制器，寬帶數(shù)字射頻存儲(chǔ)器接收 中頻信號(hào)，并對(duì)中頻信號(hào)進(jìn)行高速采樣、存儲(chǔ);基于FPGA的信號(hào)處理器對(duì)存儲(chǔ)的數(shù)據(jù)進(jìn)行分 段疊加，生成覆蓋雷達(dá)探測(cè)距離范圍的模擬回波信號(hào);全數(shù)字單邊帶調(diào)制器對(duì)回波信號(hào)進(jìn) 行多普勒頻移，模擬目標(biāo)的運(yùn)動(dòng)速度和運(yùn)動(dòng)方向；基于FPGA的定時(shí)控制器將經(jīng)過(guò)頻移的回 波信號(hào)轉(zhuǎn)換成中頻輸出信號(hào)。2. -種權(quán)利要求1所述的基于DRFM技術(shù)的雷達(dá)信號(hào)處理系統(tǒng)的密集目標(biāo)干擾產(chǎn)生方 法，其特征在于具體步驟下： (1 )L波段微波收發(fā)組件設(shè)置為接收狀態(tài)，密集目標(biāo)使能信號(hào)無(wú)效;模擬器處于接收狀 態(tài)，不產(chǎn)生密集目標(biāo)回波信號(hào)； (2) L波段微波收發(fā)組件對(duì)收到的有效的雷達(dá)脈沖信號(hào)進(jìn)行下變頻處理輸出中頻信號(hào)， 寬帶數(shù)字射頻存儲(chǔ)器對(duì)中頻信號(hào)以900MSPS速率進(jìn)行采樣、串并轉(zhuǎn)換和存儲(chǔ)； (3) 啟動(dòng)密集目標(biāo)距離計(jì)時(shí)器，并將計(jì)時(shí)器輸出與設(shè)置好的密集目標(biāo)距離及密集目標(biāo) 寬度進(jìn)行比較;密集目標(biāo)距離即密集目標(biāo)起始距離，是密集目標(biāo)相對(duì)于接收脈沖后沿的延 遲時(shí)間，密集目標(biāo)寬度即基于FPGA的信號(hào)處理器生成的密集目標(biāo)回波的時(shí)間寬度；當(dāng)計(jì)時(shí) 器輸出大于等于密集目標(biāo)距離時(shí)，執(zhí)行步驟(4);當(dāng)計(jì)時(shí)器輸出大于等于密集目標(biāo)寬度時(shí)， 執(zhí)行步驟(5); (4) L波段微波收發(fā)組件設(shè)置為發(fā)射狀態(tài);基于FPGA的信號(hào)處理器將存儲(chǔ)數(shù)據(jù)根據(jù)密集 目標(biāo)密度參數(shù)進(jìn)行分段疊加，再進(jìn)行全數(shù)字單邊帶調(diào)制，調(diào)制頻率可設(shè)置;產(chǎn)生的信號(hào)在密 集目標(biāo)使能有效情況下由收發(fā)組件發(fā)射； (5) 停止計(jì)時(shí)、計(jì)時(shí)器清零、置密集目標(biāo)使能信號(hào)為低電平、置發(fā)射指示信號(hào)為低電平； 將收發(fā)組件置為接收狀態(tài)，準(zhǔn)備接收下一個(gè)雷達(dá)發(fā)射脈沖，返回步驟(1)。3. 根據(jù)權(quán)利要求2所述的基于DRFM技術(shù)的雷達(dá)信號(hào)處理系統(tǒng)的密集目標(biāo)干擾產(chǎn)生方 法，其特征在于:步驟4所述對(duì)存儲(chǔ)數(shù)據(jù)進(jìn)行分段疊加中，每100ms更新一次密集目標(biāo)密度參 數(shù)，密集目標(biāo)密度參數(shù)按照15位m序列規(guī)律循環(huán)隨機(jī)跳變；密集目標(biāo)密度參數(shù)表順序?yàn)?2250/08CAH、2925/0B6DH、3262/0CBEH、3375/0D2FH、2138/85AH、2700/0A8CH、1800/708H、 2587/0AlBH、3037/0BDDH、2025/7E9H、1463/5B7、2475/9ABH、1687/697H、1350/546H、1125/ 465H，按順序讀取密集目標(biāo)密度參數(shù)。4. 根據(jù)權(quán)利要求2所述的基于DRFM技術(shù)的雷達(dá)信號(hào)處理系統(tǒng)的密集目標(biāo)干擾產(chǎn)生方 法，其特征在于:步驟4中，實(shí)現(xiàn)全數(shù)字單邊帶調(diào)制運(yùn)用調(diào)相法:全數(shù)字單邊帶調(diào)制器將基于 FPGA的信號(hào)處理器生成的密集目標(biāo)回波信號(hào)進(jìn)行希爾伯特變換，根據(jù)設(shè)置的多普勒頻率的 正負(fù)和多普勒頻率值，對(duì)密集目標(biāo)回波信號(hào)進(jìn)行上邊帶調(diào)制或下邊帶調(diào)制，從而得到附加 了目標(biāo)運(yùn)動(dòng)速度和運(yùn)動(dòng)方向信息的密集目標(biāo)回波信號(hào);密集目標(biāo)的多普勒頻率參數(shù)每隔固 定時(shí)間隨機(jī)生成，即目標(biāo)多普勒頻率按照設(shè)定的規(guī)律循環(huán)隨機(jī)跳變。
【專利摘要】本發(fā)明公開了一種基于DRFM技術(shù)的雷達(dá)信號(hào)處理系統(tǒng)及密集目標(biāo)干擾產(chǎn)生方法。收發(fā)天線接收雷達(dá)發(fā)射脈沖，L波段微波收發(fā)組件對(duì)雷達(dá)信號(hào)進(jìn)行下變頻處理；信號(hào)處理單元中的寬帶數(shù)字射頻存儲(chǔ)器接收中頻信號(hào)并進(jìn)行高速采樣、存儲(chǔ)；基于FPGA的信號(hào)處理器對(duì)存儲(chǔ)的數(shù)據(jù)進(jìn)行分段疊加，生成覆蓋雷達(dá)探測(cè)距離范圍的模擬回波信號(hào)；全數(shù)字單邊帶調(diào)制器對(duì)回波信號(hào)進(jìn)行多普勒頻移；基于FPGA的定時(shí)控制器將經(jīng)過(guò)頻移的回波信號(hào)轉(zhuǎn)換成中頻輸出信號(hào)。本發(fā)明使用的延遲疊加轉(zhuǎn)發(fā)增加了假目標(biāo)的數(shù)量和密集度，可以實(shí)現(xiàn)近似于噪聲的密集目標(biāo)干擾，可以有效實(shí)現(xiàn)DRFM、控制管理等功能。
【IPC分類】G01S7/38
【公開號(hào)】CN105629207
【申請(qǐng)?zhí)枴緾N201510969495
【發(fā)明人】蔡雨琦, 鮑昱蒙, 孫紅磊, 施鎮(zhèn)峰, 袁美娟, 蔣蕓茹, 謝仁宏, 芮義斌, 李鵬, 郭山紅
【申請(qǐng)人】南京理工大學(xué)
【公開日】2016年6月1日
【申請(qǐng)日】2015年12月22日