本發(fā)明屬于電子電路技術(shù)領(lǐng)域,涉及模擬集成電路設(shè)計(jì)領(lǐng)域，特別涉及一種超低溫漂高電源抑制比帶隙基準(zhǔn)電壓源。

背景技術(shù)：

帶隙基準(zhǔn)電路在集成電路中是一個(gè)非常重要的基本單元模塊。該模塊為系統(tǒng)提供直流參考電壓，廣泛的應(yīng)用在轉(zhuǎn)換器、鎖相環(huán)及電源管理類芯片中。其溫度系數(shù)以及抗電源噪聲能力很大程度上影響了系統(tǒng)中其他電路的性能，這就要求提高帶隙基準(zhǔn)的精度以及穩(wěn)定性，是模擬集成電路系統(tǒng)設(shè)計(jì)中的重點(diǎn)和難點(diǎn)。

圖1為基本的帶隙基準(zhǔn)電路結(jié)構(gòu)，提供對(duì)溫度、電源電壓不敏感的基準(zhǔn)電壓以及PTAT基準(zhǔn)電流。其基本思路是利用三極管的溫度特性將具有負(fù)溫度系數(shù)的基極發(fā)射極電壓V_BE與具有正溫度系數(shù)的基極發(fā)射極電壓差ΔV_BE以不同權(quán)重相加，得到接近于零溫度系數(shù)的基準(zhǔn)電壓。PTAT電流為ΔV_BE產(chǎn)生的與絕對(duì)溫度成正比的偏置電流。其公式分別為：

其中，V_BE1是PNP三極管Q1的基極發(fā)射極電壓，k是玻爾茲曼常數(shù)，T是絕對(duì)溫度，q是單位電荷電量，N為Q2與Q1晶體管并聯(lián)個(gè)數(shù)之比，R2、R0分別為圖1中所示電阻。

圖1傳統(tǒng)電路得到的輸出電壓與溫度關(guān)系為開口向上或向下的拋物線，只有一階補(bǔ)償，溫漂較大，另外由于工藝、失調(diào)等原因使得電路參數(shù)變化影響正常工作。因此需要優(yōu)化電路結(jié)構(gòu)，設(shè)計(jì)低溫度系數(shù)和高電源抑制比的帶隙基準(zhǔn)電壓源。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于解決一階補(bǔ)償溫度系數(shù)較大和對(duì)電源噪聲抑制較差的問題，提出了一種超低溫漂高電源抑制比帶隙基準(zhǔn)電壓源電路。

為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案為，一種超低溫漂高電源抑制比帶隙基準(zhǔn)電壓源，其原理在于，利用與溫度有關(guān)的電阻比值，通過調(diào)節(jié)電阻比值消除三極管基極發(fā)射極電壓V_BE溫度系數(shù)的非線性，大大降低帶隙基準(zhǔn)電壓的溫度 系數(shù)。為提高電源抑制比，增加PSRR即電源抑制比增強(qiáng)支路，并運(yùn)用反饋環(huán)路產(chǎn)生與電源電壓基本無關(guān)的獨(dú)立電流源間接提供次電源電壓，隔離電源上噪聲帶來的影響，以提高電源抑制比。整體電路包括獨(dú)立電流源電路、偏置電路、帶隙核心電路和PSRR增強(qiáng)支路；其中，

獨(dú)立電流源電路包括：PMOS管MP1、MP2、MP3，NMOS管MN1，運(yùn)算放大器AMP，電阻R0；偏置電路包括PMOS管MB1、MB2、MB3、MB4，NMOS管MB5、MB6和電阻RB；帶隙核心電路包括PMOS管MP6、MP7、MP8、MP9、MP13、MP14、MP15、MP16，NMOS管MN7、MN8、MN9，電阻R1a、R1b、R2a、R2b、R3，PNP三極管Q1、Q2，補(bǔ)償電容Cc和補(bǔ)償電阻Rc；PSRR增強(qiáng)支路包括PMOS管MP4、MP5、NMOS管MN2；

具體連接如下：

PMOS管MP1、MP2源極接電源電壓VDD，PMOS管MP1、MP2柵極相連并接運(yùn)算放大器AMP的輸出端VO1，NMOS管MN1漏極接PMOS管MP1漏極和運(yùn)算放大器AMP1的反向輸入端Vin1-，NMOS管MN1柵極接PMOS管MP2漏極、PMOS管MP3源極和運(yùn)算放大器AMP正向輸入端Vin1+即等效次電壓VDDL，PMOS管MP3漏極接地VSS，PMOS管MP3柵極與NMOS管MN2柵極相連接帶隙核心電路中運(yùn)算放大器的輸出端VO2，電阻R0一端接NMOS管源極，電阻R0另一端接地VSS，流過電流為獨(dú)立電流；

PMOS管MB1、MB2源極相連接VDDL，PMOS管MB2柵極相連接PMOS管MB4源極產(chǎn)生偏置電壓Vb1，PMOS管MB1漏極接PMOS管MB3源極，PMOS管MB3、MB4柵極相連接PMOS管MB4漏極，電阻RB一端接PMOS管MB3漏極和NMOS管MB5柵極，電阻RB另一端接NMOS管MB6柵極和NMOS管MB5漏極，NMOS管MB5源極與NMOS管MB6源極相連接地，NMOS管MB6漏極接PMOS管MB4漏極；

PMOS管MP6、MP7的源極相連接VDDL，PMOS管MP6、MP7的柵極相連接PMOS管MP6的漏極，PMOS管MP8的源極接PMOS管MP8的漏極，PMOS管MP9的源極接PMOS管MP7的漏極，電阻R1a一端接PMOS管MP8的漏極，電阻R1a另一端接電阻R2a一端,電阻R2a另一端接電阻R3一端和PMOS管MP14柵極即運(yùn)算放大器正向輸入端Vin2+，電阻R1b一端接PMOS管MP9漏極即輸出電壓V_REF，電 阻R1b另一端接電阻R2b一端，電阻R2b另一端接PMOS管MP15柵極即運(yùn)算放大器反向輸入端Vin2-和三極管Q2發(fā)射極，電阻R3另一端接三極管Q1的發(fā)射極，三極管Q1、Q2的集電極和基極相連并都接地，PMOS管MP14、MP15源極相連接PMOS管MP13漏極，PMOS管MP13源極與PMOS管MP16源極相連接VDDL，PMOS管MP15、MP16柵極相連接偏置電路的偏置電壓Vb1，NMOS管MN7、MN8柵極相連接NMOS管MN7漏極和PMOS管MP14漏極，NMOS管MN8、MN7、MN9源極相連接地，NMOS管MN9柵極接NMOS管MN8漏極和PMOS管MP15漏極與電容Cc一端相連，電容Cc另一端接電阻Rc一端，電阻Rc另一端接NMOS管MN9漏極和PMOS管MN16漏極，為運(yùn)放輸出端Vo2；

NMOS管MN2漏極接地，PMOS管MP5柵極與本身漏極和NMOS管MN2的漏極相連并接PMOS管MP8和MP9的相連柵極，PMOS管MP4的柵極與本身漏極相連并接PMOS管MP5的源極，PMOS管MP4源極接VDDL。

與現(xiàn)有技術(shù)相比，本發(fā)明將PSRR增強(qiáng)支路與次電壓產(chǎn)生電路相結(jié)合并與通過不同溫度系數(shù)的電阻比來產(chǎn)生零溫度系數(shù)基準(zhǔn)電路的綜合，得到的有益效果是：大大降低了帶隙基準(zhǔn)的溫度系數(shù)，提高了整個(gè)頻段的電源抑制比。

附圖說明

圖1基本的帶隙基準(zhǔn)電路結(jié)構(gòu)

圖2本發(fā)明電路原理圖

圖3本發(fā)明的輸出電壓V_REF溫度特性示意圖

圖4本發(fā)明的輸出電壓V_REF電源抑制比特性示意圖

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施方式對(duì)于本發(fā)明作進(jìn)一步的說明：

如圖2所示，本發(fā)明的帶隙基準(zhǔn)包括：獨(dú)立電流源電路、PSRR增強(qiáng)支路、偏置電路和帶隙核心電路；所述獨(dú)立電流源電路，運(yùn)用反饋環(huán)路間接提供與電壓基本無關(guān)的電流源，提供與電源電壓基本無關(guān)的電流源，隔離電源上噪聲隔離；所述PSRR增強(qiáng)支路，為帶隙核心電路提供柵極偏置電壓；所述偏置電路，為帶隙核心電路中運(yùn)算放大器提供所需要的與電源電壓無關(guān)的偏置電流；所述帶隙核心電路，采用不同溫度系數(shù)的電阻，通過調(diào)節(jié)電阻的比率，達(dá)到高階補(bǔ)償?shù)哪?的，產(chǎn)生基準(zhǔn)電壓V_REF；

具體電路如圖2所示，其中，所述獨(dú)立電流源電路包括NMOS管MN1，PMOS管MP1、MP2、MP3，電阻R0和運(yùn)放AMP；所述PSRR增強(qiáng)支路包含NMOS管MN2，PMOS管MP4、MP5；所述偏置電路包括NMOS管MB5、MB6，PMOS管MB1、MB2、MB3、MB4和電阻RB；所述帶隙核心電路包含NMOS管MN7、MN8、MN9，PMOS管MP6、MP7、MP8、MP9、MP13、MP14、MP15、MP16，電阻R1a、R1b、R2a、R2b、R3、Rc，電容Cc和PNP三極管Q1、Q2。

具體鏈接關(guān)系如下：

所述次電壓產(chǎn)生電路，PMOS管MP1源極與PMOS管MP2源極相連接電源電壓VDD，PMOS管MP1漏極接NMOS管MN1漏極并與運(yùn)放AMP反相輸入端相連，NMOS管MN1柵極接PMOS管MP3源極與運(yùn)放AMP正向輸入端相連，電阻R0一端接NMOS管MN1源極，另一端與PMOS管MP3漏極相連接地，PMOS管MP2柵極與PMOS管MP1柵極相連接運(yùn)放AMP輸出端Vo1，PMOS管MP3柵極接帶隙核心電路輸出的控制電壓Vo2，PMOS管MP3源極接PMOS管MP2漏極為次電壓產(chǎn)生電路的輸出次電壓VDDL；

所述PSRR增強(qiáng)支路，PMOS管MP4源極接次電壓VDDL，PMOS管MP5源極接PMOS管MP4的柵極和漏極，NMOS管MN2漏極接PMOS管MP5的柵極和漏極產(chǎn)生帶隙核心電路的柵極偏置電壓Vb2，NMOS管MN2柵極接帶隙核心電路輸出的控制電壓Vo2，NMOS管MN2源極接地；

所述偏置電路，PMOS管MB1、MB2源極相連并接次電壓VDDL，PMOS管MB1、MB2柵極相連接PMOS管漏極和PMOS管MB4源極產(chǎn)生帶隙核心電路的運(yùn)放偏置電壓Vb1，PMOS管MB3源極接PMOS管MB1漏極，PMOS管MB3、MB4柵極相連接PMOS管MB4漏極與NMOS管MB6漏極，電阻RB一端接PMOS管MB3漏極，另一端接NMOS管MB5漏極和柵極并與NMOS管MB6柵極相連，NMOS管MB6源極與NMOS管MB5源極相連接地；

所述帶隙核心電路，PMOS管MP6、MP7源極相連接次電壓VDDL，PMOS管MP7柵極接PMOS管MP6柵極和漏極與PMOS管MP8源極相連，PMOS管MP8、MP9柵極相連接PSRR增強(qiáng)電路輸出的柵極偏執(zhí)電壓Vb2，PMOS管MP9源極接PMOS管MP7漏極，電阻R1a一端接PMOS管MP8漏極，另一端接電 阻R2a的一端，電阻R1b一端接PMOS管MP9漏極得到輸出電壓V_REF，另一端接電阻R2b的一端，電阻R2a另一端接電阻R3的一端和PMOS管MP14柵極，電阻R2b另一端接PNP三極管Q2的發(fā)射極和PMOS管MP15柵極，電阻R3另一端接PNP三極管Q1的發(fā)射極，PNP三極管Q1、Q2的集電極相連、基極相連并接地，PMOS管MP14、MP15源極相連接PMOS管MP13漏極，PMOS管MP13、MP16柵極相連接偏置電路輸出的偏置電壓Vb1，PMOS管MP16、MP13源極相連接次電壓VDDL，NMOS管MN7、MN8柵極相連接PMOS管MP14漏極和NMOS管MN7漏極，NMOS管MN8源極與NMOS管MN7源極相連接地，電容Cc一端接PMOS管MP15和NMOS管MN8的相連漏極并與NMOS管MN9柵極相連，另一端接電阻Rc一端，電阻Rc另一端接NMOS管MN9與PMOS管MP16的相連漏極得到控制電壓Vo2，NMOS管MN9源極接地。

下面對(duì)上述電路的工作原理進(jìn)行說明：

所述獨(dú)立電流源電路，如圖3所示，運(yùn)放鉗位MP1、MP2漏極電壓，使兩條支路電流與其寬長(zhǎng)比之比成比例，電流源接收帶隙核心電路產(chǎn)生的反饋信號(hào)，具有很高的電源獨(dú)立性，屏蔽電源電壓噪聲對(duì)帶隙核心電路的影響，產(chǎn)生與電源電壓基本無關(guān)的電流源為主體電路供電，提高整體電路的電源抑制比；

所述偏置電路分析：主要由NMOS管MB5、MB6和電阻R_B得到電流I_bias，由其電路結(jié)構(gòu)得：

V_GS5-V_GS6＝I_biasR_B (1)

其中，V_GS5、V_GS6分別為MB5、MB6管的柵源電壓。

又NMOS管飽和區(qū)電流I_sat公式為：

$I_{sat}=\frac{1}{2}{\mathrm{\μ}}_n{C}_{ox}\frac{W}{L}{(V_{GS}-V_{TH})}^2---\left(2\right)$

其中，μ_n為NMOS管溝道遷移率，C_ox為單位面積的柵氧化層電容，W為MOS管的寬，L為MOS管的長(zhǎng)，V_GS為MOS管柵源電壓，V_TH為閾值電壓。

由式(1)和式(2)，得偏置電流I_bias的表達(dá)式為：

$I_{bias}=\frac{2}{{\mathrm{\μ}}_n{C}_{ox}{R_B}^2}\left(\sqrt{{\left(\frac{L}{W}\right)}_5}-\sqrt{{\left(\frac{L}{W}\right)}_6}\right)---\left(3\right)$

其中，分別為NMOS管MB5、MB6的長(zhǎng)寬比。

通過表達(dá)式(3)可知，調(diào)節(jié)NMOS管MB5、MB6的寬長(zhǎng)比可得一個(gè)與電 源電壓無關(guān)的偏置電流，PMOS管MB1、MB2、MB3、MB4是共源共柵電流鏡結(jié)構(gòu)，為1:1的電流鏡像，為帶隙核心電路中運(yùn)放提供鏡像偏置電流。

所述帶隙核心部分電路分析：傳統(tǒng)帶隙基準(zhǔn)電壓源為一階補(bǔ)償，如圖1，其輸出電壓V_REF表達(dá)式為：

$V_{REF}=V_{BE1}+\frac{kT}{q}\·\ln N\·\frac{R_2}{R_0}---\left(4\right)$

其中晶體管V_BE與溫度關(guān)系表達(dá)式為

$V_{BE}=V_G\left(T_0\right)+\frac{T}{T_0}\[V_{BE}\left(T_0\right)-V_G\left(T_0\right)\]-(\mathrm{\η}-m)\frac{kT}{q}ln\left(\frac{T}{T_0}\right)---\left(5\right)$

其中，V_G(T₀)為硅的帶隙電壓，m為硅遷移率與溫度相關(guān)的參數(shù)，η為與工藝有關(guān)與溫度無關(guān)的常數(shù)，T₀為參考溫度。

由式(5)得到V_BE與溫度成非線性關(guān)系，一階補(bǔ)償?shù)玫降臏仄禂?shù)較高，為降低溫漂系數(shù)，本發(fā)明采用不同溫度系數(shù)的電阻，通過調(diào)節(jié)電阻的比率，達(dá)到高階補(bǔ)償?shù)哪康?，如圖3所示，圖中PMOS管MP6、MP7、MP8、MP9為電流鏡結(jié)構(gòu)，電阻R_1a、R_1b、R3為高阻多晶硅電阻，R_2a、R_2b為P型擴(kuò)散電阻，PNP三極管Q1和Q2發(fā)射面積基于版圖考慮設(shè)計(jì)為8:1，由電路原理圖可以得到：

V_BE2＝V_BE1+IR₃ (6)

$\stackrel{\·}{\·\·}I=\frac{V_{BE2}-V_{BE1}}{R_3}=\frac{V_{T}ln\frac{8I_c}{I_s}{V}_{T}ln\frac{I_c}{I_s}}{R_3}=\frac{V_{T}ln8}{R_3}---\left(7\right)$

其中，I_c為集電極電流，I_s為飽和電流。

$\stackrel{\·}{\·\·}{V}_{REF}=I\·(R_{1b}+R_{2b})+V_{BE}=V_{T}ln8\frac{R_{1b}}{R_3}+V_{T}ln8\frac{R_{2b}}{R_3}+V_{BE}---\left(8\right)$

由式(8)分析，由于R_1b和R₃都為高阻多晶硅電阻，所以R_1b/R₃與溫度無關(guān)，R_2b和R₃為不同電阻，擴(kuò)散電阻R_2b與溫度正相關(guān)，高阻多晶硅電阻R₃與溫度負(fù)相關(guān)，所以R_2b/R₃會(huì)隨溫度變化而變化，得到R_2b/R₃的泰勒展開式：

$\frac{R_{2b}\left(T\right)}{R_3\left(T\right)}=\frac{R_{2b}\left(T_0\right)}{R_3\left(T_0\right)}\[1+K_{pdiff}(T-T_0)\]\·\[1+K_{poly}(T-T_0)+{K^2}_{poly}{(T-T_0)}^2\]---\left(9\right)$

其中，K_poly為高阻多晶硅的溫度系數(shù)，K_pdiff為P擴(kuò)散電阻的溫度系數(shù)，通過式(8)和式(9)可知，改變R_1b/R₃和R_2b/R₃可以大大優(yōu)化帶隙基準(zhǔn)的溫度系數(shù)；

所述PSRR增強(qiáng)支路分析：NMOS管MN2柵極接運(yùn)放輸出端Vo2，電流I_DS2是與電源電壓無關(guān)的量，當(dāng)供電電壓VDDL變化時(shí)，PMOS管MP5的柵極電壓 會(huì)隨著VDDL變化而變化，即PMOS管MP9的柵電壓也隨VDDL變化而變化，從而保持MP9的電流I_P9不變，即輸出電壓V_REF保持穩(wěn)定，電源抑制比大大提高。

通過仿真驗(yàn)證了本發(fā)明的特性，如圖4所示，在-40～120℃內(nèi)，溫度系數(shù)為0.23ppm/℃；電源抑制比在1KHz時(shí)為91dB，在1MHz時(shí)為32dB,在整個(gè)頻率范圍內(nèi)小于30dB。