技術(shù)特征：

1.一種超低溫漂高電源抑制比帶隙基準(zhǔn)電壓源，其特征在于：利用與溫度有關(guān)的電阻比值，通過(guò)調(diào)節(jié)電阻比值消除三極管基極發(fā)射極電壓V_BE溫度系數(shù)的非線性，大大降低帶隙基準(zhǔn)電壓的溫度系數(shù)；為提高電源抑制比，增加PSRR即電源抑制比增強(qiáng)支路，并運(yùn)用反饋環(huán)路產(chǎn)生與電源電壓基本無(wú)關(guān)的獨(dú)立電流源間接提供次電源電壓，隔離電源上噪聲帶來(lái)的影響，以提高電源抑制比；整體電路包括獨(dú)立電流源電路、偏置電路、帶隙核心電路和PSRR增強(qiáng)支路；其中，

獨(dú)立電流源電路包括：PMOS管MP1、MP2、MP3，NMOS管MN1，運(yùn)算放大器AMP，電阻R0；偏置電路包括PMOS管MB1、MB2、MB3、MB4，NMOS管MB5、MB6和電阻RB；帶隙核心電路包括PMOS管MP6、MP7、MP8、MP9、MP13、MP14、MP15、MP16，NMOS管MN7、MN8、MN9，電阻R1a、R1b、R2a、R2b、R3，PNP三極管Q1、Q2，補(bǔ)償電容Cc和補(bǔ)償電阻Rc；PSRR增強(qiáng)支路包括PMOS管MP4、MP5、NMOS管MN2；

具體連接如下：

PMOS管MP1、MP2源極接電源電壓VDD，PMOS管MP1、MP2柵極相連并接運(yùn)算放大器AMP的輸出端VO1，NMOS管MN1漏極接PMOS管MP1漏極和運(yùn)算放大器AMP1的反向輸入端Vin1-，NMOS管MN1柵極接PMOS管MP2漏極、PMOS管MP3源極和運(yùn)算放大器AMP正向輸入端Vin1+即等效次電壓VDDL，PMOS管MP3漏極接地VSS，PMOS管MP3柵極與NMOS管MN2柵極相連接帶隙核心電路中運(yùn)算放大器的輸出端VO2，電阻R0一端接NMOS管源極，電阻R0另一端接地VSS，流過(guò)電流為獨(dú)立電流；

PMOS管MB1、MB2源極相連接VDDL，PMOS管MB2柵極相連接PMOS管MB4源極產(chǎn)生偏置電壓Vb1，PMOS管MB1漏極接PMOS管MB3源極，PMOS管MB3、MB4柵極相連接PMOS管MB4漏極，電阻RB一端接PMOS管MB3漏極和NMOS管MB5柵極，電阻RB另一端接NMOS管MB6柵極和NMOS管MB5漏極，NMOS管MB5源極與NMOS管MB6源極相連接地，NMOS管MB6漏極接PMOS管MB4漏極；

PMOS管MP6、MP7的源極相連接VDDL，PMOS管MP6、MP7的柵極相連接PMOS管MP6的漏極，PMOS管MP8的源極接PMOS管MP8的漏極，PMOS管MP9的源極接PMOS管MP7的漏極，電阻R1a一端接PMOS管MP8的漏極，電阻R1a另一端接電阻R2a一端,電阻R2a另一端接電阻R3一端和PMOS管MP14柵極即運(yùn)算放大器正向輸入端Vin2+，電阻R1b一端接PMOS管MP9漏極即輸出電壓V_REF，電阻R1b另一端接電阻R2b一端，電阻R2b另一端接PMOS管MP15柵極即運(yùn)算放大器反向輸入端Vin2-和三極管Q2發(fā)射極，電阻R3另一端接三極管Q1的發(fā)射極，三極管Q1、Q2的集電極和基極相連并都接地，PMOS管MP14、MP15源極相連接PMOS管MP13漏極，PMOS管MP13源極與PMOS管MP16源極相連接VDDL，PMOS管MP15、MP16柵極相連接偏置電路的偏置電壓Vb1，NMOS管MN7、MN8柵極相連接NMOS管MN7漏極和PMOS管MP14漏極，NMOS管MN8、MN7、MN9源極相連接地，NMOS管MN9柵極接NMOS管MN8漏極和PMOS管MP15漏極與電容Cc一端相連，電容Cc另一端接電阻Rc一端，電阻Rc另一端接NMOS管MN9漏極和PMOS管MN16漏極，為運(yùn)放輸出端Vo2；

NMOS管MN2漏極接地，PMOS管MP5柵極與本身漏極和NMOS管MN2的漏極相連并接PMOS管MP8和MP9的相連柵極，PMOS管MP4的柵極與本身漏極相連并接PMOS管MP5的源極，PMOS管MP4源極接VDDL。

2.根據(jù)權(quán)利要求1所述的一種超低溫漂高電源抑制比帶隙基準(zhǔn)電壓源，其特征在于：所述獨(dú)立電流源電路，運(yùn)放鉗位MP1、MP2漏極電壓，使兩條支路電流與其寬長(zhǎng)比之比成比例，電流源接收帶隙核心電路產(chǎn)生的反饋信號(hào)，具有很高的電源獨(dú)立性，屏蔽電源電壓噪聲對(duì)帶隙核心電路的影響，產(chǎn)生與電源電壓基本無(wú)關(guān)的電流源為主體電路供電，提高整體電路的電源抑制比。

3.根據(jù)權(quán)利要求1所述的一種超低溫漂高電源抑制比帶隙基準(zhǔn)電壓源，其特征在于：所述偏置電路分析：主要由NMOS管MB5、MB6和電阻R_B得到電流I_bias，由其電路結(jié)構(gòu)得：

V_GS5-V_GS6＝I_biasR_B (1)其中，V_GS5、V_GS6分別為MB5、MB6管的柵源電壓；

又NMOS管飽和區(qū)電流I_sat公式為：

$I_{sat}=\frac{1}{2}{\mathrm{\μ}}_n{C}_{ox}\frac{W}{L}{(V_{GS}-V_{TH})}^2---\left(2\right)$

其中，μ_n為NMOS管溝道遷移率，C_ox為單位面積的柵氧化層電容，W為MOS管的寬，L為MOS管的長(zhǎng)，V_GS為MOS管柵源電壓，V_TH為閾值電壓；

由式(1)和式(2)，得偏置電流I_bias的表達(dá)式為：

$I_{bias}=\frac{2}{{\mathrm{\μ}}_n{C}_{ox}{R_B}^2}(\sqrt{{\left(\frac{L}{W}\right)}_5}-\sqrt{{\left(\frac{L}{W}\right)}_6})---\left(3\right)$

其中，分別為NMOS管MB5、MB6的長(zhǎng)寬比；

通過(guò)表達(dá)式(3)可知，調(diào)節(jié)NMOS管MB5、MB6的寬長(zhǎng)比可得一個(gè)與電源電壓無(wú)關(guān)的偏置電流，PMOS管MB1、MB2、MB3、MB4是共源共柵電流鏡結(jié)構(gòu)，為1:1的電流鏡像，為帶隙核心電路中運(yùn)放提供鏡像偏置電流。

4.根據(jù)權(quán)利要求1所述的一種超低溫漂高電源抑制比帶隙基準(zhǔn)電壓源，其特征在于：所述帶隙核心部分電路分析：傳統(tǒng)帶隙基準(zhǔn)電壓源為一階補(bǔ)償，其輸出電壓V_REF表達(dá)式為：

$V_{REF}=V_{BE1}+\frac{kT}{q}\·lnN\·\frac{R_2}{R_0}---\left(4\right)$

其中晶體管V_BE與溫度關(guān)系表達(dá)式為

$V_{BE}=V_G\left(T_0\right)+\frac{T}{T_0}\[V_{BE}\left(T_0\right)-V_G\left(T_0\right)\]-(\mathrm{\η}-m)\frac{kT}{q}ln\left(\frac{T}{T_0}\right)---\left(5\right)$

其中，V_G(T₀)為硅的帶隙電壓，m為硅遷移率與溫度相關(guān)的參數(shù)，η為與工藝有關(guān)與溫度無(wú)關(guān)的常數(shù)，T₀為參考溫度；

由式(5)得到V_BE與溫度成非線性關(guān)系，一階補(bǔ)償?shù)玫降臏仄禂?shù)較高，為降低溫漂系數(shù)，采用不同溫度系數(shù)的電阻，通過(guò)調(diào)節(jié)電阻的比率，達(dá)到高階補(bǔ)償?shù)哪康模琍MOS管MP6、MP7、MP8、MP9為電流鏡結(jié)構(gòu)，電阻R_1a、R_1b、R3為高阻多晶硅電阻，R_2a、R_2b為P型擴(kuò)散電阻，PNP三極管Q1和Q2發(fā)射面積基于版圖考慮設(shè)計(jì)為8:1，由電路原理可以得到：

V_BE2＝V_BE1+IR₃ (6)

$\stackrel{\·}{\·\·}I=\frac{V_{\mathrm{BE}2}-V_{\mathrm{BE}1}}{R_3}=\frac{V_T\ln \frac{{8I}_c}{I_s}-V_T\ln \frac{I_c}{I_s}}{R_3}=\frac{V_T\ln 8}{R_3}---\left(7\right)$

其中，I_c為集電極電流，I_s為飽和電流；

$\stackrel{\·}{\·\·}{V}_{\mathrm{REF}}=I\·(R_{1b}+R_{2b})+V_{\mathrm{BE}}=V_T\ln 8\frac{R_{1b}}{R_3}+V_T\ln 8\frac{R_{2B}}{R_3}+V_{\mathrm{BE}}---\left(8\right)$

由式(8)分析，由于R_1b和R₃都為高阻多晶硅電阻，所以R_1b/R₃與溫度無(wú)關(guān)，R_2b和R₃為不同電阻，擴(kuò)散電阻R_2b與溫度正相關(guān)，高阻多晶硅電阻R₃與溫度負(fù)相關(guān)，所以R_2b/R₃會(huì)隨溫度變化而變化，得到R_2b/R₃的泰勒展開(kāi)式：

$\frac{R_{2b}\left(T\right)}{R_3\left(T\right)}=\frac{R_{2b}\left(T_0\right)}{R_3\left(T_0\right)}\[1+K_{pdiff}(T-T_0)\]\·\[1+K_{poly}(T-T_0)+{K^2}_{poly}{(T-T_0)}^2\]---\left(9\right)$

其中，K_poly為高阻多晶硅的溫度系數(shù)，K_pdiff為P擴(kuò)散電阻的溫度系數(shù)，通過(guò)式(8)和式(9)可知，改變R_1b/R₃和R_2b/R₃可以大大優(yōu)化帶隙基準(zhǔn)的溫度系數(shù)。

5.根據(jù)權(quán)利要求1所述的一種超低溫漂高電源抑制比帶隙基準(zhǔn)電壓源，其特征在于：所述PSRR增強(qiáng)支路分析：NMOS管MN2柵極接運(yùn)放輸出端Vo2，電流I_DS2是與電源電壓無(wú)關(guān)的量，當(dāng)供電電壓VDDL變化時(shí)，PMOS管MP5的柵極電壓會(huì)隨著VDDL變化而變化，即PMOS管MP9的柵電壓也隨VDDL變化而變化，從而保持MP9的電流I_P9不變，即輸出電壓V_REF保持穩(wěn)定，電源抑制比大大提高。