一種實(shí)現(xiàn)兼容串并輸入方式的電路及串并行控制系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種實(shí)現(xiàn)兼容串并輸入方式的電路及串并行控制系統(tǒng)，屬于音頻信號處理領(lǐng)域。
【背景技術(shù)】
[0002]現(xiàn)在電子行業(yè)飛速發(fā)展，設(shè)計(jì)的領(lǐng)域越來越廣，如電視領(lǐng)域的前置音頻處理，汽車電子領(lǐng)域的線性輸出接口，老人機(jī)，多媒體音響，無線藍(lán)牙，手機(jī)，等等，從事多媒體設(shè)計(jì)的人員越來越多，設(shè)計(jì)出的方案，也是千差萬別，但是他們也有個(gè)共同點(diǎn)，就是都需要設(shè)置待機(jī)、靜音控制開關(guān)，但是待機(jī)、靜音控制方式相差較大?？傮w來看，大多分為兩個(gè)方向，并行控制，和單線控制，所以也就出現(xiàn)了現(xiàn)在市場上面的不同芯片，沒有一種芯片可以兼容所有的方案，每一種方案都需要相應(yīng)的控制電路，不具備適應(yīng)性，串行方案必須用串行控制電路，并行方案必須用并行控制電路，兩者混用，就會出現(xiàn)兼容問題。
【實(shí)用新型內(nèi)容】
[0003]本實(shí)用新型所要解決的技術(shù)問題是:提供一種實(shí)現(xiàn)兼容串并輸入方式的電路及串并行控制系統(tǒng)，解決了不同音頻控制領(lǐng)域控制方式不能兼容的問題，即可實(shí)現(xiàn)串行控制，即單總線控制，又可實(shí)現(xiàn)并行控制。
[0004]本實(shí)用新型為解決上述技術(shù)問題采用以下技術(shù)方案:
[0005]一種實(shí)現(xiàn)兼容串并輸入方式的電路，包括電壓判斷模塊、待機(jī)控制模塊以及靜音控制模塊，所述待機(jī)控制模塊、靜音控制模塊分別與所述電壓判斷模塊連接，所述電壓判斷模塊與電壓輸入端連接，所述待機(jī)控制模塊與待機(jī)輸出端連接，所述靜音控制模塊與靜音輸出端連接；所述待機(jī)控制模塊包括第一 ~第五PMOS管、第一 ~第二 NMOS管，其中第一 ~第四PMOS管以及第一 ~第二 NMOS管的柵極均連接電壓判斷模塊，第一 PMOS管的源極接電源，第一 PMOS管的漏極分別連接第二 PMOS管的源極、第五PMOS管的源極，第二 PMOS管的漏極連接第三PMOS管的源極，第三PMOS管的漏極連接第四PMOS管的源極，第四PMOS管的漏極分別連接第五PMOS管的柵極、第一 NMOS管的漏極以及待機(jī)輸出端，第一 NMOS管的源極連接第二 NMOS管的漏極，第二 NMOS管的源極接地，第五PMOS管的漏極接地；所述靜音控制模塊包括第六~第八PMOS管、第三~第五NMOS管，其中第六~第七PMOS管以及第三~第四NMOS管的柵極均連接電壓判斷模塊，第六PMOS管的源極接電源，第六PMOS管的漏極分別連接第七PMOS管的源極、第八PMOS管的源極，第七PMOS管的漏極、第三NMOS管的漏極、第八PMOS管的柵極以及第五NMOS管的柵極共點(diǎn)連接后與靜音輸出端連接，第三NMOS管的源極分別連接第四NMOS管的漏極、第五NMOS管的源極，第五NMOS管的的漏極接電源，第四NMOS管的源極接地，第八PMOS管的漏極接地。
[0006]優(yōu)選的，所述第一 ~第四PMOS管的溝道寬長比均為2u/10u。
[0007]優(yōu)選的，所述第一 ~第二 NMOS管的溝道寬長比均為5u/lu。
[0008]優(yōu)選的，所述第五PMOS管的溝道寬長比為2u/5u。
[0009]一種并行控制系統(tǒng)，包括控制模塊、第一 ~第二電平轉(zhuǎn)換模塊以及信號處理模塊，第一、第二電平轉(zhuǎn)換模塊分別與控制模塊連接，第一第二電平轉(zhuǎn)換模塊分別與信號處理模塊連接，所述信號處理模塊為上述實(shí)現(xiàn)兼容串并輸入方式的電路。
[0010]一種串行控制系統(tǒng)，包括控制模塊、第三電平轉(zhuǎn)換模塊以及信號處理模塊，第三電平轉(zhuǎn)換模塊分別與控制模塊、信號處理模塊連接，所述信號處理模塊為上述實(shí)現(xiàn)兼容串并輸入方式的電路。
[0011]本實(shí)用新型采用以上技術(shù)方案與現(xiàn)有技術(shù)相比，具有以下技術(shù)效果:
[0012]1、本實(shí)用新型一種實(shí)現(xiàn)兼容串并輸入方式的電路，可以直接替代市場上面的所有控制方式，不需要修改任何外圍參數(shù)。
[0013]2、本實(shí)用新型一種實(shí)現(xiàn)兼容串并輸入方式的電路，采用差異電平控制方式實(shí)現(xiàn)待機(jī)靜音控制，使電路更容易實(shí)現(xiàn)開關(guān)機(jī)噪聲的抑制。
【附圖說明】
[0014]圖1是本實(shí)用新型實(shí)現(xiàn)兼容串并輸入方式的電路的結(jié)構(gòu)示意圖。
[0015]圖2是本實(shí)用新型待機(jī)控制模塊的電路圖。
[0016]圖3是本實(shí)用新型靜音控制模塊的電路圖。
[0017]圖4是本實(shí)用新型并行控制系統(tǒng)的結(jié)構(gòu)示意圖。
[0018]圖5是本實(shí)用新型串行控制系統(tǒng)的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0019]下面詳細(xì)描述本實(shí)用新型的實(shí)施方式，所述實(shí)施方式的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實(shí)施方式是示例性的，僅用于解釋本實(shí)用新型，而不能解釋為對本實(shí)用新型的限制。
[0020]本實(shí)用新型采用差異電平控制方式實(shí)現(xiàn)兼容，待機(jī)采用開啟門限電平三分之一電源電壓進(jìn)行控制，靜音采用三分之二電源電平進(jìn)行控制，并且設(shè)置待機(jī)管腳及靜音管腳，進(jìn)行控制，既可以串行控制，又可以并行控制，兼容市場的所有機(jī)型。
[0021]如圖1所示，為本實(shí)用新型實(shí)現(xiàn)兼容串并輸入方式的電路的結(jié)構(gòu)示意圖，包括電壓判斷模塊、待機(jī)控制模塊以及靜音控制模塊，所述待機(jī)控制模塊、靜音控制模塊分別與所述電壓判斷模塊連接，所述電壓判斷模塊與電壓輸入端連接，所述待機(jī)控制模塊與待機(jī)輸出端連接，所述靜音控制模塊與靜音輸出端連接。
[0022]如圖2所示，本實(shí)用新型待機(jī)控制模塊的電路圖，待機(jī)控制模塊包括第一 ~第五PMOS管、第一 ~第二 NMOS管，其中第一 ~第四PMOS管以及第一 ~第二 NMOS管的柵極均連接電壓判斷模塊，第一 PMOS管的源極接電源，第一 PMOS管的漏極分別連接第二 PMOS管的源極、第五PMOS管的源極，第二 PMOS管的漏極連接第三PMOS管的源極，第三PMOS管的漏極連接第四PMOS管的源極，第四PMOS管的漏極分別連接第五PMOS管的柵極、第一 NMOS管的漏極以及待機(jī)輸出端，第一 NMOS管的源極連接第二 NMOS管的漏極，第二 NMOS管的源極接地，第五PMOS管的漏極接地。
[0023]如圖3所示，本實(shí)用新型靜音控制模塊的電路圖，靜音控制模塊包括第六~第八PMOS管、第三~第五NMOS管，其中第六~第七PMOS管以及第三~第四NMOS管的柵極均連接電壓判斷模塊，第六PMOS管的源極接電源，第六PMOS管的漏極分別連接第七PMOS管的源極、第八PMOS管的源極，第七PMOS管的漏極、第三NMOS管的漏極、第八PMOS管的柵極以及第五NMOS管的柵極共點(diǎn)連接后與靜音輸出端連接，第三NMOS管的源極分別連接第四NMOS管的漏極、第五NMOS管的源