一種計(jì)算機(jī)主板pci總線(xiàn)監(jiān)控裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種計(jì)算機(jī)主板PCI總線(xiàn)監(jiān)控裝置。
【背景技術(shù)】
[0002]目前，PCI總線(xiàn)協(xié)議監(jiān)控裝置主要是監(jiān)控測(cè)量計(jì)算機(jī)主板PCI總線(xiàn)正常發(fā)送數(shù)據(jù)到目標(biāo)設(shè)備的時(shí)序和目標(biāo)設(shè)備正常回送數(shù)據(jù)到計(jì)算機(jī)主板PCI總線(xiàn)時(shí)的時(shí)序是否符合PCI總線(xiàn)協(xié)議的標(biāo)準(zhǔn)，而不能對(duì)目標(biāo)設(shè)備錯(cuò)誤回送數(shù)據(jù)到計(jì)算機(jī)主板PCI總線(xiàn)的時(shí)序進(jìn)行監(jiān)控及測(cè)量。因此，目前PCI總線(xiàn)協(xié)議監(jiān)控裝置不能確定計(jì)算機(jī)主板是否能對(duì)PCI設(shè)備錯(cuò)誤時(shí)序的數(shù)據(jù)傳輸做出相應(yīng)的響應(yīng)。
[0003]故開(kāi)發(fā)出一種既能對(duì)計(jì)算機(jī)主板PCI總線(xiàn)和目標(biāo)設(shè)備正常交換數(shù)據(jù)的時(shí)序進(jìn)行監(jiān)控及測(cè)量、又能對(duì)目標(biāo)設(shè)備錯(cuò)誤回送數(shù)據(jù)到計(jì)算機(jī)主板PCI總線(xiàn)的時(shí)序進(jìn)行監(jiān)控及測(cè)量的PCI總線(xiàn)協(xié)議監(jiān)控裝置對(duì)于計(jì)算機(jī)產(chǎn)業(yè)的諸如研發(fā)或制造等方面有著一定的重要意義。

【發(fā)明內(nèi)容】

[0004]為解決上述現(xiàn)有的缺點(diǎn)，本發(fā)明的主要目的在于提供一種實(shí)用的計(jì)算機(jī)主板PCI總線(xiàn)監(jiān)控裝置，即可對(duì)計(jì)算機(jī)主板PCI總線(xiàn)和目標(biāo)設(shè)備正常交換數(shù)據(jù)的時(shí)序進(jìn)行監(jiān)控及測(cè)量，還可對(duì)目標(biāo)設(shè)備錯(cuò)誤回送數(shù)據(jù)到計(jì)算機(jī)主板PCI總線(xiàn)的時(shí)序進(jìn)行監(jiān)控及測(cè)量。
[0005]為達(dá)成以上所述的目的，本發(fā)明的一種計(jì)算機(jī)主板PCI總線(xiàn)監(jiān)控裝置采取如下技術(shù)方案:
一種計(jì)算機(jī)主板PCI總線(xiàn)監(jiān)控裝置，包括PCI地址數(shù)據(jù)緩存模塊、PCI指令緩存模塊、奇偶校驗(yàn)指令模塊、參數(shù)配置寄存器、從設(shè)備邏輯控制模塊、主設(shè)備邏輯控制模塊、先進(jìn)先出電路緩存模塊、直接存儲(chǔ)器存取模塊、時(shí)序檢測(cè)邏輯控制模塊、液晶控制和顯示模塊、內(nèi)存控制模塊、內(nèi)存模塊、錯(cuò)誤時(shí)序控制模塊和手動(dòng)控制開(kāi)關(guān)模塊，其特征在于，PCI地址數(shù)據(jù)緩存模塊用于PCI總線(xiàn)協(xié)議監(jiān)控裝置和PCI總線(xiàn)進(jìn)行地址數(shù)據(jù)交換，PCI地址數(shù)據(jù)緩存模塊、PCI指令緩存模塊、奇偶校驗(yàn)?zāi)K與該參數(shù)配置寄存器、從設(shè)備邏輯控制模塊、主設(shè)備邏輯控制模塊連接，可進(jìn)行數(shù)據(jù)交換，PCI指令緩存模塊及所述奇偶校驗(yàn)?zāi)K用于PCI總線(xiàn)協(xié)議監(jiān)控裝置和PCI總線(xiàn)進(jìn)行指令交換，手動(dòng)控制開(kāi)關(guān)模塊、錯(cuò)誤時(shí)序控制模塊、參數(shù)配置寄存器及從設(shè)備邏輯控制模塊或主設(shè)備邏輯控制模塊依次連接，從設(shè)備邏輯控制模塊、時(shí)序檢測(cè)邏輯控制模塊及液晶控制和顯示模塊依次連接，主設(shè)備邏輯控制模塊連接直接存儲(chǔ)器存取模塊，兩者可進(jìn)行數(shù)據(jù)交換，從設(shè)備邏輯控制模塊或主設(shè)備邏輯控制模塊和先進(jìn)先出電路緩存模塊、內(nèi)存控制模塊以及內(nèi)存模塊依次連接，手動(dòng)控制開(kāi)關(guān)模塊可手動(dòng)設(shè)置一高電平和低電平的組合信號(hào)，經(jīng)由錯(cuò)誤時(shí)序控制模塊產(chǎn)生錯(cuò)誤時(shí)序，并通過(guò)參數(shù)配置寄存器使該主設(shè)備邏輯控制模塊產(chǎn)生錯(cuò)誤讀時(shí)序到PCI總線(xiàn)。
[0006]該裝置還可對(duì)目標(biāo)設(shè)備于錯(cuò)誤時(shí)序回送數(shù)據(jù)給計(jì)算機(jī)主板進(jìn)行監(jiān)控及測(cè)量，可插置于計(jì)算機(jī)主板的PCI插槽中，且其信號(hào)引腳與該P(yáng)CI插槽信號(hào)引腳一一對(duì)應(yīng)，其可監(jiān)控計(jì)算機(jī)主板PCI總線(xiàn)和目標(biāo)設(shè)備正常交換數(shù)據(jù)的時(shí)序是否符合PCI協(xié)議的標(biāo)準(zhǔn)。
[0007]采用如上技術(shù)方案的本發(fā)明，具有如下有益效果:
本發(fā)明不僅可監(jiān)控計(jì)算機(jī)主板PCI總線(xiàn)和目標(biāo)設(shè)備正常交換數(shù)據(jù)的時(shí)序是否符合PCI協(xié)議的標(biāo)準(zhǔn)，還可對(duì)目標(biāo)設(shè)備異?；厮蛿?shù)據(jù)到計(jì)算機(jī)主板PCI總線(xiàn)的時(shí)序進(jìn)行監(jiān)控及測(cè)量。
【附圖說(shuō)明】
[0008]圖1為本發(fā)明的功能模塊結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0009]為了進(jìn)一步說(shuō)明本發(fā)明，下面結(jié)合附圖進(jìn)一步進(jìn)行說(shuō)明:
如圖1所示，該P(yáng)CI總線(xiàn)協(xié)議監(jiān)控裝置100插置于計(jì)算機(jī)主板PCI總線(xiàn)500之插槽上，該監(jiān)控裝置100與該P(yáng)CI總線(xiàn)500插槽之信號(hào)引腳一一對(duì)應(yīng)。該監(jiān)控裝置100上包含PCI地址數(shù)據(jù)緩存模塊110、PCI指令緩存模塊120及奇偶校驗(yàn)?zāi)K130，其中PCI地址數(shù)據(jù)緩存模塊110負(fù)責(zé)監(jiān)控裝置100與PCI總線(xiàn)500進(jìn)行地址數(shù)據(jù)交換，PCI指令緩存模塊120及該奇偶校驗(yàn)?zāi)K130負(fù)責(zé)該監(jiān)控裝置100與PCI總線(xiàn)500進(jìn)行指令交換。
[0010]該監(jiān)控裝置100還包含參數(shù)配置寄存器210、從設(shè)備邏輯控制模塊220及主設(shè)備邏輯控制模塊，上述PCI地址數(shù)據(jù)緩存模塊110、PCI指令緩存模塊120及奇偶校驗(yàn)?zāi)K130同參數(shù)配置寄存器210、從設(shè)備邏輯控制模塊220及主設(shè)備邏輯控制模塊230相互連接。[0011 ] 從設(shè)備邏輯控制模塊220還連接有一時(shí)序檢測(cè)邏輯控制模塊310，該時(shí)序檢測(cè)邏輯控制模塊310又連接一液晶顯示和控制模塊410。
[0012]監(jiān)控裝置100上又設(shè)置有一先進(jìn)先出電路緩存模塊320，其負(fù)責(zé)與從設(shè)備邏輯控制模塊220和主設(shè)備邏輯控制模塊230進(jìn)行數(shù)據(jù)交換，其還連接一內(nèi)存控制模塊420，內(nèi)存控制模塊420連接一內(nèi)存模塊430。
[0013]另外，監(jiān)控裝置100上設(shè)置有一手動(dòng)控制開(kāi)關(guān)模塊450，手動(dòng)控制開(kāi)關(guān)模塊450連接一錯(cuò)誤時(shí)序控制模塊440，該錯(cuò)誤時(shí)序控制模塊440連接到上述該參數(shù)配置寄存器210。
[0014]當(dāng)PCI總線(xiàn)500對(duì)監(jiān)控裝置100寫(xiě)資料時(shí)，即PCI總線(xiàn)500發(fā)送數(shù)據(jù)給該監(jiān)控裝置100時(shí)，從設(shè)備邏輯控制模塊220通過(guò)先進(jìn)先出電路緩存模塊320和內(nèi)存控制模塊420將數(shù)據(jù)寫(xiě)到內(nèi)存模塊430。并且，時(shí)序檢測(cè)邏輯控制模塊310依據(jù)從設(shè)備邏輯控制模塊220傳送過(guò)來(lái)的指令字節(jié)使能信號(hào)#C/BE來(lái)判斷執(zhí)行的動(dòng)作，并藉由液晶控制和顯示模塊410將結(jié)果顯示出來(lái)。
[0015]i#C/BE=f bOOll，輸出顯示“執(zhí)行 I/O 寫(xiě)”。
[0016]i#C/BE=f b0010，輸出顯示“執(zhí)行 I/O 讀”。
[0017]當(dāng)#C/BE=4' b0110且該監(jiān)控裝置100之信號(hào)#FRAME為低電平時(shí)，輸出顯示“執(zhí)行32位多字節(jié)內(nèi)存讀”。
[0018]當(dāng)#C/BE=4' b0110且該監(jiān)控裝置100之信號(hào)#FRAME為高電平時(shí)，輸出顯示“執(zhí)行32位多字節(jié)內(nèi)存讀”。
[0019]i#C/BE=f blOll輸出顯示“配置寫(xiě)”。當(dāng)#C/BE=f bl010輸出顯示“配置讀”。
[0020]i#C/BE=4' bOlll且該監(jiān)控裝置100之信號(hào)#FRAME為低電平時(shí)，輸出顯示“執(zhí)行32位多字節(jié)內(nèi)存寫(xiě)”。
[0021]當(dāng)#C/BE=4' bOlll且該監(jiān)控裝置100之信號(hào)#FRAME為低電平時(shí)，輸出顯示“執(zhí)行32位多字節(jié)內(nèi)存寫(xiě)”。
[0022]數(shù)據(jù)傳輸出現(xiàn)中止時(shí)，該監(jiān)控裝置100將通過(guò)其上的信號(hào)#FRAME、#IRDY、#DEVSEL、#ST0P以及#TRDY之電平高低來(lái)判斷總線(xiàn)中止的類(lèi)型，另，該信號(hào)#FRAME、#IRDY、#DEVSEL、#ST0P以及#TRDY都為低電平有效、高電平無(wú)效，判斷邏輯如下:
1、在計(jì)算機(jī)系統(tǒng)第一個(gè)時(shí)鐘，信號(hào)#FRAME無(wú)效，信號(hào)#IRDY有效，表明最后一個(gè)數(shù)據(jù)段正在進(jìn)行