；在第二個時鐘，信號#FRAME有效，信號#IRDY有效，表明最后一個數(shù)據(jù)傳送發(fā)生；在第三個時鐘，信號#FRAME無效，信號#IRDY無效，表明總線回到空閑狀態(tài)。此時，該監(jiān)控裝置100將判讀出“總線主設(shè)備終止”，并通過該液晶控制和顯示模塊410顯示出該結(jié)果。
[0023]2、在計(jì)算機(jī)系統(tǒng)第一個時鐘信號#FRAME有效，信號#IRDY在第三個時鐘開始有效，但直到第五個時鐘信號#DEVSEL仍然無效，而信號#IRDY在第六個時鐘變?yōu)闊o效，由此該監(jiān)控裝置100將判斷出“總線主設(shè)備失敗終止”，并由該液晶控制和顯示模塊410顯示出該結(jié)果。
[0024]3、在計(jì)算機(jī)系統(tǒng)第一個時鐘信號#FRAME有效，信號#IRDY、#DEVSEL、#STOP、#TRDY無效；在第二個時鐘，信號#FRAME、#IRDY有效，信號#DEVSEL、#ST0P、#TRDY無效；在第三個時鐘，信號#FRAME、#IRDY、#DEVSEL、#ST0P有效，信號#TRDY無效；在第四個時鐘，信號#FRAME、#IRDY、#DEVSEL、#ST0P有效，信號#TRDY仍無效。由此該監(jiān)控裝置100將判斷出“目標(biāo)設(shè)備終止并重試”，并由液晶控制和顯示模塊410顯示出該結(jié)果。
[0025]4、在計(jì)算機(jī)系統(tǒng)第一個時鐘信號#FRAME、#DEVSEL有效，信號#ST0P、#TRDY、#IRDY無效；在第二個時鐘，信號#DEVSEL、#ST0P、#TRDY、SFRAME有效，信號#IRDY無效；在第三個時鐘，信號#FRAME無效，信號#ST0P、#TRDY、#IRDY、#DEVSEL有效，在第四個時鐘，信號#ST0P、#TRDY、#IRDY、#DEVSEL、#FRAME無效。此時，該監(jiān)控裝置100將判斷出“目標(biāo)設(shè)備解除A模式”，并由該液晶控制和顯示模塊410顯示出該結(jié)果。
[0026]5、在計(jì)算機(jī)系統(tǒng)第一個時鐘信號#TRDY、#IRDY、#DEVSEL、#FRAME有效，信號#ST0P無效；在第二個時鐘，信號#TRDY、#IRDY、#DEVSEL、#FRAME、#STOP有效；在第三個時鐘，信號#FRAME, STRDY 無效，信號 #IRDY、#DEVSEL、#ST0P 有效；在第四個時鐘，信號 #ST0P、#TRDY、#IRDY、#DEVSEL、#FRAME無效。此時，該監(jiān)控裝置100則將判斷出“目標(biāo)設(shè)備解除B模式”，并由該液晶控制和顯示模塊410顯示出該結(jié)果。
[0027]當(dāng)該監(jiān)控裝置100向PCI總線500傳送數(shù)據(jù)時，該主設(shè)備邏輯控制模塊230將控制該先進(jìn)先出電路緩存模塊320從該內(nèi)存模塊430讀數(shù)據(jù)到PCI總線500，以及控制從該直接存儲器存取模塊330讀數(shù)據(jù)到該內(nèi)存模塊430。
[0028]通過該手動控制開關(guān)模塊450可設(shè)置一高電平和低電平的組合信號，經(jīng)由該錯誤時序控制模塊440產(chǎn)生錯誤時序，并通過該參數(shù)配置寄存器210使該主設(shè)備邏輯控制模塊230產(chǎn)生錯誤讀時序到該P(yáng)CI總線500。
[0029]該手動控制開關(guān)模塊450設(shè)置的高低電平組合信號為0001時，該錯誤時序控制模塊440將設(shè)定#FRAME延時一個系統(tǒng)時鐘發(fā)送。
[0030]該手動控制開關(guān)模塊450設(shè)置的高低電平組合信號為0010時，該錯誤時序控制模塊440將設(shè)定#IRDY延時四個系統(tǒng)時鐘發(fā)送。
[0031 ] 該手動控制開關(guān)模塊450設(shè)置的高低電平組合信號為0100時，該錯誤時序控制模塊440將設(shè)定#DEVSEL響應(yīng)時間延時八個時鐘。
[0032]該手動控制開關(guān)模塊450設(shè)置的高低電平組合信號為1000時，該錯誤時序控制模塊440將設(shè)定#ST0P響應(yīng)時間延時六個時鐘。
[0033]該手動控制開關(guān)模塊450設(shè)置的高低電平組合信號為1111時，默認(rèn)設(shè)定，該錯誤時序控制模塊440將不產(chǎn)生錯誤時序。
[0034]從而，該主設(shè)備邏輯控制模塊230產(chǎn)生上述錯誤讀時序到PCI總線500時，即可檢測計(jì)算機(jī)主板PCI總線控制器能否發(fā)現(xiàn)該錯誤，并發(fā)出錯誤提示信息到用戶應(yīng)用程序界面。
【主權(quán)項(xiàng)】
1.一種計(jì)算機(jī)主板PCI總線監(jiān)控裝置，包括PCI地址數(shù)據(jù)緩存模塊、PCI指令緩存模塊、奇偶校驗(yàn)指令模塊、參數(shù)配置寄存器、從設(shè)備邏輯控制模塊、主設(shè)備邏輯控制模塊、先進(jìn)先出電路緩存模塊、直接存儲器存取模塊、時序檢測邏輯控制模塊、液晶控制和顯示模塊、內(nèi)存控制模塊、內(nèi)存模塊、錯誤時序控制模塊和手動控制開關(guān)模塊，其特征在于，PCI地址數(shù)據(jù)緩存模塊用于PCI總線協(xié)議監(jiān)控裝置和PCI總線進(jìn)行地址數(shù)據(jù)交換，PCI地址數(shù)據(jù)緩存模塊、PCI指令緩存模塊、奇偶校驗(yàn)?zāi)K與該參數(shù)配置寄存器、從設(shè)備邏輯控制模塊、主設(shè)備邏輯控制模塊連接，可進(jìn)行數(shù)據(jù)交換，PCI指令緩存模塊及所述奇偶校驗(yàn)?zāi)K用于PCI總線協(xié)議監(jiān)控裝置和PCI總線進(jìn)行指令交換，手動控制開關(guān)模塊、錯誤時序控制模塊、參數(shù)配置寄存器及從設(shè)備邏輯控制模塊或主設(shè)備邏輯控制模塊依次連接，從設(shè)備邏輯控制模塊、時序檢測邏輯控制模塊及液晶控制和顯示模塊依次連接，主設(shè)備邏輯控制模塊連接直接存儲器存取模塊，兩者可進(jìn)行數(shù)據(jù)交換，從設(shè)備邏輯控制模塊或主設(shè)備邏輯控制模塊和先進(jìn)先出電路緩存模塊、內(nèi)存控制模塊以及內(nèi)存模塊依次連接，手動控制開關(guān)模塊可手動設(shè)置一高電平和低電平的組合信號，經(jīng)由錯誤時序控制模塊產(chǎn)生錯誤時序，并通過參數(shù)配置寄存器使該主設(shè)備邏輯控制模塊產(chǎn)生錯誤讀時序到PCI總線。2.根據(jù)權(quán)利要求1所述的一種計(jì)算機(jī)主板PCI總線監(jiān)控裝置，其特征在于，該裝置還可對目標(biāo)設(shè)備于錯誤時序回送數(shù)據(jù)給計(jì)算機(jī)主板進(jìn)行監(jiān)控及測量，可插置于計(jì)算機(jī)主板的PCI插槽中，且其信號引腳與該P(yáng)CI插槽信號引腳一一對應(yīng)，其可監(jiān)控計(jì)算機(jī)主板PCI總線和目標(biāo)設(shè)備正常交換數(shù)據(jù)的時序是否符合PCI協(xié)議的標(biāo)準(zhǔn)。
【專利摘要】本發(fā)明公開一種計(jì)算機(jī)主板PCI總線監(jiān)控裝置，包括PCI地址數(shù)據(jù)緩存模塊、PCI指令緩存模塊、奇偶校驗(yàn)指令模塊、參數(shù)配置寄存器、從設(shè)備邏輯控制模塊、主設(shè)備邏輯控制模塊、先進(jìn)先出電路緩存模塊、直接存儲器存取模塊、時序檢測邏輯控制模塊、液晶控制和顯示模塊、內(nèi)存控制模塊、內(nèi)存模塊、錯誤時序控制模塊和手動控制開關(guān)模塊，其特征在于，PCI地址數(shù)據(jù)緩存模塊用于PCI總線協(xié)議監(jiān)控裝置和PCI總線進(jìn)行地址數(shù)據(jù)交換。本發(fā)明不僅可監(jiān)控計(jì)算機(jī)主板PCI總線和目標(biāo)設(shè)備正常交換數(shù)據(jù)的時序是否符合PCI協(xié)議的標(biāo)準(zhǔn)，還可對目標(biāo)設(shè)備異?；厮蛿?shù)據(jù)到計(jì)算機(jī)主板PCI總線的時序進(jìn)行監(jiān)控及測量。
【IPC分類】G06F13/40
【公開號】CN105335319
【申請?zhí)枴緾N201410392387
【發(fā)明人】李洋, 陳剛, 楊樹峰, 李濤, 肖劍林, 李華清
【申請人】陜西銀河景天電子有限責(zé)任公司
【公開日】2016年2月17日
【申請日】2014年8月12日