核的 數(shù)據(jù)輸入輸出與命令字分解存儲(chǔ)控制模塊的電路框圖；
[0088] 圖8 :本實(shí)用新型實(shí)施例二之一種與8位微處理器應(yīng)用系統(tǒng)連接的計(jì)數(shù)器IP核的 計(jì)數(shù)器溢出標(biāo)志控制模塊的電路框圖。
[0089] 圖中：
[0090] I一8位微處理器應(yīng)用系統(tǒng)，II一數(shù)據(jù)輸入輸出與命令字分解存儲(chǔ)控制模塊，III一 脈沖12分頻器，IV-計(jì)數(shù)處理控制模塊，V-計(jì)數(shù)器溢出標(biāo)志控制模塊，VI-輸入門控 選擇控制模塊；
[0091] 1-8位雙向數(shù)據(jù)選通三態(tài)門組，2-讀寫信號(hào)控制模塊，3-計(jì)數(shù)參數(shù)寄存器，4一 計(jì)數(shù)器編號(hào)寄存器，5-工作模式濾波編碼寄存器，6-狀態(tài)控制寄存器，7-非門，8-MO工 作模式位寄存器組，9一溢出清零脈沖控制器，10-與非門I，11 一D觸發(fā)器I，12-與門I， 13一與非門II，14一D觸發(fā)器II，15-與非門III，16-D觸發(fā)器III，17-與門II，18-與非門 IV，19-D觸發(fā)器IV，20-與非門V，21-D觸發(fā)器V，22-與門III，23-與非門VI，24 -D觸 發(fā)器VI，25-與非門VE，26-D觸發(fā)器VE，27-與非門VID，28-D觸發(fā)器VID，29-與門IV，30- 與非門IX，31-D觸發(fā)器IX，32-與非門X，33-D觸發(fā)器X，34-與門V，35-與非門XI， 36一D觸發(fā)器XI，37-與非門XL38-D觸發(fā)器XL39-與門VI，40-與非門XIII，41一D觸發(fā) 器XIII，42-與非門XIV，43-D觸發(fā)器XIV，44一計(jì)數(shù)器計(jì)數(shù)控制操作模塊，45-地址選通 控制I，46 - 8位計(jì)數(shù)參數(shù)雙端口存儲(chǔ)器，47-地址選通控制II，48 - 8位計(jì)數(shù)實(shí)時(shí)參數(shù)雙 端口存儲(chǔ)器，49一地址選通控制III，50 - 4位工作模式分頻倍數(shù)編碼雙端口存儲(chǔ)器，51- 地址選通控制IV，52 - 3位狀態(tài)控制雙端口存儲(chǔ)器；53 - 4位計(jì)數(shù)濾波參數(shù)移位存儲(chǔ)器。
[0092] 文中縮略語說明：
[0093]FPGA-FieldProgrammableGateArray，現(xiàn)場(chǎng)可編程門陣列；
[0094]RD-Read信號(hào)，讀信號(hào)；
[0095] CS一ChipSelect信號(hào)，片選信號(hào)；
[0096]WR-Write，寫信號(hào)；
[0097]RST-Reset，復(fù)位信號(hào)；
[0098]AB-AddressBus，地址總線；
[0099]DB-DataBus，數(shù)據(jù)總線；
[0100]CLK一Clockpulse，時(shí)鐘脈沖；
[0101] TF-計(jì)數(shù)值溢出標(biāo)志輸出信號(hào)；
[0102]GATE-門控輸入信號(hào)；
[0103]MO- 16/32位計(jì)數(shù)器編碼，MO為"0"，16位計(jì)數(shù)器；MO為" 1 "，32位計(jì)數(shù)器；
[0104]Ml-門控方式編碼，Ml為"0"，無門控輸入信號(hào)控制計(jì)數(shù)器；Ml為"1"，門控輸入 信號(hào)控制計(jì)數(shù)器；
[0105]DB_1-計(jì)數(shù)器IP核內(nèi)部輸入數(shù)據(jù)總線；
[0106]DB_2 -計(jì)數(shù)器IP核內(nèi)部輸出數(shù)據(jù)總線；
[0107] RD_1-8位雙向數(shù)據(jù)選通三態(tài)門組讀信號(hào)；
[0108]RD_2-實(shí)時(shí)計(jì)數(shù)值讀信號(hào)；
[0109]WR_1 - 8位雙向數(shù)據(jù)選通三態(tài)門組寫信號(hào)；
[0110]WR_2 -寫工作模式濾波編碼命令字信號(hào)；
[0111]WR_3 -寫狀態(tài)控制命令字信號(hào)；
[0112]WR_4 -寫計(jì)數(shù)器參數(shù)信號(hào)；
[0113]WR_5 -寫計(jì)數(shù)器編號(hào)信號(hào)；
[0114]CLKI一時(shí)鐘脈沖；
[0115]CLKII一計(jì)數(shù)處理控制運(yùn)行時(shí)鐘脈沖；
[0116]C0~C13 -計(jì)數(shù)器IP核的14個(gè)16位計(jì)數(shù)器的計(jì)數(shù)輸入信號(hào)，其中C0、C2、C4、C7、 C9、Cll分別對(duì)應(yīng)32位計(jì)數(shù)器0~5的計(jì)數(shù)輸入信號(hào)；
[0117]S0、Sl、S2 -第0位、第1位、第2位計(jì)數(shù)器編號(hào)值；
[0118]S3 -第3位計(jì)數(shù)器編號(hào)值；
[0119]GATE0~13 - 16 位計(jì)數(shù)器0~13 的門控輸入信號(hào)，其中GATE1、GATE3、GATE5、GATE8、 GATE10、GATE12分別對(duì)應(yīng)32位計(jì)數(shù)器0~5的門控輸入信號(hào)；
[0120] TF0~13 - 16位計(jì)數(shù)器0~13的計(jì)數(shù)值溢出標(biāo)志輸出信號(hào)，其中TF1、TF3、TF5、TF8、 TF10、TF12分別對(duì)應(yīng)32位計(jì)數(shù)器0~5的計(jì)數(shù)值溢出標(biāo)志輸出信號(hào)；
[0121] D觸發(fā)器一Dataflip-flop;
[0122] D-Datainput，D觸發(fā)器數(shù)據(jù)輸入端；
[0123]Q-Dataoutput，D觸發(fā)器數(shù)據(jù)輸出端；
[0124] CP-ClockPulseinput，時(shí)鐘信號(hào)輸入端。
【具體實(shí)施方式】
[0125] 一種與8位微處理器應(yīng)用系統(tǒng)連接的計(jì)數(shù)器IP核：
[0126] 如圖1所示，該計(jì)數(shù)器IP核包括數(shù)據(jù)輸入輸出與命令字分解存儲(chǔ)控制模塊II，脈 沖12分頻器III，計(jì)數(shù)處理控制模塊IV，計(jì)數(shù)器溢出標(biāo)志控制模塊V，輸入門控選擇控制模 塊VI ;
[0127] 所述數(shù)據(jù)輸入輸出與命令字分解存儲(chǔ)控制模塊II與8位微處理器應(yīng)用系統(tǒng)I、計(jì) 數(shù)處理控制模塊IV、計(jì)數(shù)器溢出標(biāo)志控制模塊V和輸入門控選擇控制模塊VI連接；
[0128] 所述脈沖12分頻器III還與8位微處理器應(yīng)用系統(tǒng)I和計(jì)數(shù)處理控制模塊IV連 接；
[0129] 所述計(jì)數(shù)處理控制模塊IV還與8位微處理器應(yīng)用系統(tǒng)I、計(jì)數(shù)器溢出標(biāo)志控制模 塊V和輸入門控選擇控制模塊VI連接；
[0130] 所述數(shù)據(jù)輸入輸出與命令字分解存儲(chǔ)控制模塊II在輸入的片選信號(hào)為低電平的 條件下，如果寫信號(hào)有效，按照8位微處理器應(yīng)用系統(tǒng)I給定的計(jì)數(shù)器或計(jì)數(shù)器命令字的 地址，獲得計(jì)數(shù)器運(yùn)行的工作模式分頻倍數(shù)編碼命令字，狀態(tài)控制命令字，16位計(jì)數(shù)器或 32位計(jì)數(shù)器的計(jì)數(shù)參數(shù)，并按照計(jì)數(shù)參數(shù)、計(jì)數(shù)器編號(hào)、工作模式分頻倍數(shù)編碼和狀態(tài)控制 分別予以存儲(chǔ)和輸出，還輸出寫工作模式分頻倍數(shù)編碼命令字信號(hào)、寫狀態(tài)控制命令字信 號(hào)和寫計(jì)數(shù)器參數(shù)信號(hào)；如果讀信號(hào)有效向8位微處理器應(yīng)用系統(tǒng)I傳輸計(jì)數(shù)器實(shí)時(shí)計(jì)數(shù) 值；
[0131] 所述脈沖12分頻器III對(duì)8位微處理器應(yīng)用系統(tǒng)I的時(shí)鐘脈沖進(jìn)行分頻，其輸出作 為計(jì)數(shù)處理控制模塊IV的計(jì)數(shù)器計(jì)數(shù)控制操作的濾波基準(zhǔn)時(shí)鐘脈沖；
[0132] 所述計(jì)數(shù)處理控制模塊IV在寫工作模式分頻倍數(shù)編碼命令字信號(hào)的作用下，按照 計(jì)數(shù)器編號(hào)存儲(chǔ)該計(jì)數(shù)器的工作模式，濾波基準(zhǔn)時(shí)鐘分頻倍數(shù)的編碼值；在寫狀態(tài)控制命 令字信號(hào)的作用下，按照計(jì)數(shù)器編號(hào)存儲(chǔ)該計(jì)數(shù)器的狀態(tài)控制信號(hào)；在寫計(jì)數(shù)器參數(shù)信號(hào) 的作用下，按照計(jì)數(shù)器編號(hào)存儲(chǔ)該計(jì)數(shù)器的計(jì)數(shù)參數(shù)；所述計(jì)數(shù)處理控制模塊IV在計(jì)數(shù)器 IP核外部輸入的計(jì)數(shù)處理控制運(yùn)行時(shí)鐘脈沖CLK II的作用下，控制計(jì)數(shù)處理控制模塊IV的 運(yùn)行，按照脈沖12分頻器III輸出的一個(gè)濾波基準(zhǔn)時(shí)鐘脈沖周期完成所有已啟動(dòng)計(jì)數(shù)器的 一次處理，包括每個(gè)計(jì)數(shù)器的狀態(tài)控制處理，工作模式的判斷處理，當(dāng)濾波基準(zhǔn)時(shí)鐘的個(gè)數(shù) 達(dá)到一個(gè)16位/32位計(jì)數(shù)器所設(shè)置的濾波基準(zhǔn)時(shí)鐘倍數(shù)值時(shí)，從計(jì)數(shù)器IP核外部讀入該 計(jì)數(shù)器的計(jì)數(shù)輸入信號(hào)，進(jìn)行一次濾波處理，如果判斷是一次有效地計(jì)數(shù)脈沖，則對(duì)該計(jì)數(shù) 器的實(shí)時(shí)計(jì)數(shù)參數(shù)值進(jìn)行加1操作，產(chǎn)生溢出時(shí)，對(duì)實(shí)時(shí)計(jì)數(shù)參數(shù)值自動(dòng)重裝載計(jì)數(shù)參數(shù)， 并輸出溢出標(biāo)志信號(hào)；在數(shù)據(jù)輸入輸出與命令字分解存儲(chǔ)控制模塊II輸入的片選信號(hào)為低 電平的條件下，如果讀信號(hào)有效，按照8位微處理器應(yīng)用系統(tǒng)I給定的計(jì)數(shù)器的地址，直接 讀出該計(jì)數(shù)器的實(shí)時(shí)計(jì)數(shù)參數(shù)值經(jīng)數(shù)據(jù)輸入輸出與命令字分解存儲(chǔ)控制模塊II傳輸?shù)? 位微處理器應(yīng)用系統(tǒng)I的數(shù)據(jù)總線，16位計(jì)數(shù)器的實(shí)時(shí)計(jì)數(shù)參數(shù)需要分時(shí)兩次予以讀出， 32位計(jì)數(shù)器的實(shí)時(shí)計(jì)數(shù)參數(shù)需要分時(shí)四次予以讀出；在8位微處理器應(yīng)用系統(tǒng)I輸出的復(fù) 位信號(hào)作用下，停止所有計(jì)數(shù)器的計(jì)數(shù)操作；
[0133] 所述計(jì)數(shù)器溢出標(biāo)志控制模塊V輸出16位/32位計(jì)數(shù)器的高電平為有效的溢出 信號(hào)；計(jì)數(shù)處理控制模塊IV輸出的16位計(jì)數(shù)器的溢出信號(hào)由低電平變換為高電平時(shí)，存儲(chǔ) 該計(jì)數(shù)器溢出標(biāo)志為高電平；如果該計(jì)數(shù)器溢出標(biāo)志為高電平，清溢出標(biāo)志由高電平轉(zhuǎn)換 為低電平，存儲(chǔ)該計(jì)數(shù)器溢出標(biāo)志為低電平；在寫工作模式分頻倍數(shù)編碼命令字信號(hào)的作 用下，計(jì)數(shù)器溢出標(biāo)志控制模塊V按照寄存器編號(hào)存儲(chǔ)32位計(jì)數(shù)器工作模式的信息，封鎖 該32位計(jì)數(shù)器低16位的溢出信息保持為低電平；
[0134] 所述輸入門控選擇控制模塊VI在寫工作模式分頻倍數(shù)編碼命令字信號(hào)作用下，按 照計(jì)數(shù)器編號(hào)存儲(chǔ)該計(jì)數(shù)器的工作模式，根據(jù)該計(jì)數(shù)器工作模式所確定的門控功能要求和 輸入的門控電平，控制輸入門控選擇控制模塊VI輸出的門控信號(hào)。
[0135] 為了適合數(shù)量眾多計(jì)數(shù)器計(jì)數(shù)與計(jì)數(shù)控制的系統(tǒng)需求，根據(jù)不同的計(jì)數(shù)應(yīng)用的需 要，設(shè)置命令字封裝組成不同的位數(shù)的計(jì)數(shù)器IP核，因此，有如下的幾種實(shí)施方式：例如可 以將2個(gè)16位計(jì)數(shù)器組成32位計(jì)數(shù)器，最多能夠設(shè)置組成6個(gè)32位計(jì)數(shù)器，還能夠設(shè)置 選擇四種計(jì)數(shù)基準(zhǔn)時(shí)鐘脈沖的分頻倍數(shù)等等；以下分述如下。
[0136] 實(shí)施例一：
[0137] 一種能夠設(shè)置組成6個(gè)32位計(jì)數(shù)器的與8位微處理器應(yīng)用系統(tǒng)連接的計(jì)數(shù)器IP 核A (以下簡(jiǎn)稱：計(jì)數(shù)器IP核A):
[0138] 如上所述，如圖1所示，該計(jì)數(shù)器IP核A包括數(shù)據(jù)輸入輸出與命令字分解存儲(chǔ)控 制模塊II，脈沖12分頻器III，計(jì)數(shù)處理控制模塊IV，計(jì)數(shù)器溢出標(biāo)志控制模塊V，輸入門控 選擇控制模塊VI ;該計(jì)數(shù)器IP核A有48個(gè)引腳，其封裝圖參見圖2 ;
[0139] 如圖3所示，所述數(shù)據(jù)輸入輸出與命令字分解存儲(chǔ)控制模塊II包括8位雙向數(shù)據(jù) 選通三態(tài)門組1，讀寫信號(hào)控制模塊2,計(jì)數(shù)參數(shù)寄存器3,計(jì)數(shù)器編號(hào)寄存器4,工作模式濾 波編碼寄存器5,狀態(tài)控制寄存器6 ;
[0140] 所述8位雙向數(shù)據(jù)選通三態(tài)門組1分別與8位微處理器應(yīng)用系統(tǒng)I、讀寫信號(hào)控 制模塊2、計(jì)數(shù)參數(shù)寄存器3、計(jì)數(shù)器編號(hào)寄存器4,工作模式濾波編碼寄存器5,狀態(tài)控制寄 存器6和計(jì)數(shù)處理控制模塊IV連接；
[0141] 所述讀寫信號(hào)控制模塊2還與8位微處理器應(yīng)用系統(tǒng)I、計(jì)數(shù)參數(shù)寄存器3、計(jì)數(shù) 器編號(hào)寄存器4,工作模式濾波編碼寄存器5,狀態(tài)控制寄存器6、計(jì)數(shù)處理控制模塊IV、計(jì) 數(shù)器溢出標(biāo)志控制模塊V和輸入門控選擇控制模塊VI連接；
[0142] 所述計(jì)數(shù)參數(shù)寄存器3還與計(jì)數(shù)處理控制模塊IV連接；
[0143] 所述計(jì)數(shù)器編號(hào)寄存器4還與