本申請基于在2014年03月12日遞交的美國臨時申請No.61/951,929，并要求其的優(yōu)先權(quán)，通過引用將上述美國臨時申請公開的全部內(nèi)容并入本文。

技術(shù)領(lǐng)域

本文描述的實施例一般涉及半導(dǎo)體存儲設(shè)備。

背景技術(shù)：

已知作為一種阻變型存儲器的磁性隨機存取存儲器(MRAM)。MRAM的寫入方法包括磁場寫入方法和自旋轉(zhuǎn)移寫入方法(spin transfer writing method)。這些方法中，自旋轉(zhuǎn)移方法有利于提高集成密度、降低功耗并增強能力，因為該方法具有隨著磁體的尺寸變小磁化反轉(zhuǎn)所必要的自旋轉(zhuǎn)移電流降低的特性。

自旋轉(zhuǎn)移寫入方式的MTJ(磁性隧道結(jié))元件具有由兩個鐵磁層和其間置入的非磁性阻擋層(絕緣薄膜)組成的多層結(jié)構(gòu)，并且通過由自旋極化隧道效應(yīng)引起的磁阻的變化來存儲數(shù)字?jǐn)?shù)據(jù)。根據(jù)兩個鐵磁層的磁化取向，MTJ元件可以是低阻狀態(tài)和高阻狀態(tài)。當(dāng)兩個鐵磁層的磁化取向(自旋方向)處于并行狀態(tài)(P(并行)狀態(tài))時，MTJ元件處于低阻狀態(tài)。當(dāng)兩個鐵磁層的磁化取向處于反并行狀態(tài)(AP(反并行)狀態(tài))時，MTJ元件處于高阻狀態(tài)。

附圖說明

圖1是示出根據(jù)實施例的半導(dǎo)體存儲設(shè)備的結(jié)構(gòu)的框圖。

圖2是示出根據(jù)實施例的存儲器單元的寫入操作的圖。

圖3是示出根據(jù)實施例的讀出放大器和存儲器單元陣列的結(jié)構(gòu)的框圖。

圖4是示出根據(jù)實施例的讀出放大器的結(jié)構(gòu)的電路。

圖5是示出根據(jù)實施例的讀出放大器的結(jié)構(gòu)的電路。

圖6是示出根據(jù)實施例的讀出放大器的結(jié)構(gòu)的電路。

圖7是示出實施例中在存儲器單元中流動的單元電流和在參考電路中流動的參考電流之間的關(guān)系的曲線圖。

圖8是示出根據(jù)實施例的半導(dǎo)體存儲設(shè)備的讀出操作的時序圖。

具體實施方式

一般情況下，根據(jù)一個實施例，半導(dǎo)體存儲設(shè)備包括：被配置為能夠存儲數(shù)據(jù)的第一半導(dǎo)體存儲區(qū)域、被配置為能夠存儲數(shù)據(jù)的第二半導(dǎo)體存儲區(qū)域、參考電路、以及被配置為感測存儲在第一半導(dǎo)體存儲區(qū)域和第二半導(dǎo)體存儲區(qū)域中的數(shù)據(jù)的讀出放大器。半導(dǎo)體存儲設(shè)備還包括：被配置為控制讀出放大器的控制電路、以及被配置為存儲與第一操作模式相關(guān)的第一感測信息和與第二操作模式相關(guān)的第二感測信息的存儲模塊，并且該存儲模塊被配置為當(dāng)接收選擇第一操作模式的第一操作模式選擇信號時為控制電路提供第一感測信息，或當(dāng)接收選擇第二操作模式的第二操作模式選擇信號時為控制電路提供第二感測信息。在第一操作模式中通過使用參考電路感測第一半導(dǎo)體存儲區(qū)域或第二半導(dǎo)體存儲區(qū)域中存儲的數(shù)據(jù)。在第二操作模式中通過使用第二半導(dǎo)體存儲區(qū)域感測第一半導(dǎo)體存儲區(qū)域中存儲的數(shù)據(jù)。控制電路被配置為當(dāng)接收到第一操作模式選擇信號和第一感測信息為讀出放大器提供第一控制信號，并且當(dāng)接收到第二操作模式選擇信號和第二感測信息時為讀出放大器提供第二控制信號。讀出放大器被配置為當(dāng)接收第一操作模式選擇信號和第一控制信號時讀出放大器電連接參考電路和第一半導(dǎo)體存儲區(qū)域或第二半導(dǎo)體存儲區(qū)域，并且通過使用參考電路執(zhí)行感測在第一半導(dǎo)體存儲區(qū)域或第二半導(dǎo)體存儲區(qū)域中存儲的數(shù)據(jù)的感測操作。讀出放大器被配置為當(dāng)接收第二操作模式選擇信號和第二控制信號時讀出放大器電連接第一半導(dǎo)體存儲區(qū)域和第二半導(dǎo)體存儲區(qū)域，并且通過使用第二半導(dǎo)體存儲區(qū)域執(zhí)行感測在第一半導(dǎo)體存儲區(qū)域中存儲的數(shù)據(jù)的感測操作。

下文將參照附圖描述已構(gòu)造的實施例。在下面的說明中，通過相同附圖標(biāo)記表示具有基本相同功能和結(jié)構(gòu)的結(jié)構(gòu)元件，并且僅在必要時給出重疊說明。構(gòu)成附圖標(biāo)記的數(shù)字之后的“字母”或“連字符&數(shù)字”，以及構(gòu)成附圖標(biāo)記的符號之后的“數(shù)字”或“連字符&數(shù)字”，被用來區(qū)分由包括相同數(shù)字的附圖標(biāo)記所指示并具有相同結(jié)構(gòu)的元件。當(dāng)沒有必要區(qū)分由包括相同數(shù)字的附圖標(biāo)記所指示的元件時，這些元件通過僅包括數(shù)字或符號的附圖標(biāo)記指示。例如，當(dāng)沒有必要區(qū)分具有附圖標(biāo)記1a和1b的元件時，這些元件綜合地通過附圖標(biāo)記1來指示。此外，例如，當(dāng)沒有必要區(qū)分具有附圖標(biāo)記WL1和WL2的元件時，這些元件綜合地通過附圖標(biāo)記WL來指示。

應(yīng)當(dāng)指出，附圖是示意性的，并且厚度和平面尺寸之間的關(guān)系、層間厚度的比率等與實際不同。因此，應(yīng)當(dāng)考慮以下說明來判斷具體的厚度和尺寸。不用說，附圖包括具有相互不同關(guān)系或尺寸比例的部分。此外，下文將描述的實施例通過示例的方式示出了用于體現(xiàn)實施例的技術(shù)概念的設(shè)備或方法，并且實施例的技術(shù)概念不將結(jié)構(gòu)部件的材料、形狀、結(jié)構(gòu)、布置等具體限制到下文所描述的那樣。實施例的技術(shù)概念可以在權(quán)利要求的范圍內(nèi)進行各種變化。

(實施例)

<根據(jù)實施例的半導(dǎo)體存儲設(shè)備的結(jié)構(gòu)>

首先，參照圖1，其示意性地描述了根據(jù)實施例的半導(dǎo)體存儲設(shè)備的基本結(jié)構(gòu)。圖1是示出根據(jù)實施例的半導(dǎo)體存儲設(shè)備的結(jié)構(gòu)的框圖。

根據(jù)實施例的半導(dǎo)體存儲設(shè)備1包括存儲器單元陣列(也簡稱為“單元陣列”)11、主讀出放大器12、行解碼器13、DQ電路14、控制器15、地址指令電路16、寄存器17、以及內(nèi)部電壓發(fā)生器18。

存儲器單元陣列11是MRAM，其中多個存儲器單元MC以矩陣形式二維布置。每個存儲器單元MC包括MTJ 22(未示出)和單元晶體管23(未示出)。MTJ元件22是磁隧道結(jié)元件，其通過電阻狀態(tài)的變化來存儲數(shù)據(jù)，并且可以通過電流重寫數(shù)據(jù)。單元晶體管23與MTJ元件22相關(guān)聯(lián)地設(shè)置，并且該單元晶體管23被配置為當(dāng)使得電流在相關(guān)聯(lián)的MTJ元件22中流動時使該單元晶體管23為有益的。

多個字線WL以行方向布置，多個位線BL以列方向布置，使得字線WL和位線BL彼此交叉。兩個相鄰位線BL構(gòu)成一對，并且存儲器單元MC被設(shè)置為與字線WL和位線對(本實施例中，為方便起見，稱為位線BL和源線SL)之間的交叉點相關(guān)聯(lián)。每個存儲器單元MC的MTJ元件22和單元晶體管23在位線對之間(例如BL和SL之間)串聯(lián)連接。此外，單元晶體管23的柵極被連接到字線WL。

讀出放大器12以存儲器單元陣列11的位線方向而放置，并且基于外部控制信號通過指令地址信號CAi來識別指令或地址，并且控制位線BL和源線SL。

另外，讀出放大器12被連接到位線BL，并且通過感測被連接到所選擇的字線WL的存儲器單元MC中流動的電流，讀出在存儲器單元中存儲的數(shù)據(jù)。另外，通過使電流在被連接到所選擇的字線WL的存儲器單元MC中流動，讀出放大器12寫入數(shù)據(jù)。

此外，當(dāng)讀出放大器12接收雙/單選擇信號時，讀出放大器12使存儲器單元陣列11以單單元模式或雙單元模式操作。順便提及，單單元模式和雙單元模式將在后面予以說明。

讀出放大器12和外部輸入/輸出端子DQ之間的數(shù)據(jù)的發(fā)送/接收經(jīng)由DQ電路14執(zhí)行。

行解碼器13以存儲器單元陣列11的字線方向而放置在兩側(cè)的每側(cè)上，并解碼已從地址指令電路16提供的指令地址信號CAi的地址。

此外，行解碼器13以存儲器單元陣列11的字線方向而放置在兩側(cè)并且被連接到字線，并且該行解碼器13被配置為在數(shù)據(jù)讀出或數(shù)據(jù)寫入時對所選擇的字線WL施加電壓。更具體地，行解碼器13被配置為能夠根據(jù)解碼的行地址對所選擇的字線WL施加電壓。

例如芯片選擇信號CS、時鐘信號CK和時鐘使能信號CKE的各種外部控制信號被輸入到控制器15?？刂破?5控制地址指令電路16，并且在地址和指令之間進行區(qū)分。另外，控制器15包括定時控制器15a。

定時控制器15a基于從寄存器17接收的雙/單選擇信號和信息(后面將要描述的感測時間段(sense period)和讀出延時(read latency))來控制例如被供給到主讀出放大器12的信號REN、信號SEN1、信號SEN2和信號RLEN。

指令地址信號Cai被輸入到地址指令電路16。地址指令電路16將指令地址信號Cai傳遞到行解碼器13和主讀出放大器12。

寄存器17是用于存儲在半導(dǎo)體存儲設(shè)備的操作中使用的各種設(shè)定的存儲區(qū)域。在本實施例中，寄存器17存儲：以單單元模式操作存儲器單元陣列11的情況下針對感測所需要的感測時間段SDT1、以雙單元模式操作存儲器單元陣列11的情況下針對感測所需要的感測時間段SDT2(SDT2<SDT1)、以單單元模式操作存儲器單元陣列11的情況下的讀出延時RL1、以及以雙單元模式操作存儲器單元陣列11的情況下的讀出延時RL2(RL2<RL1)。另外，當(dāng)寄存器17接收雙/單選擇信號時，寄存器17將感測時間段和讀出延時提供到定時控制器15a。

為了產(chǎn)生在半導(dǎo)體存儲設(shè)備1中操作所必要的內(nèi)部電壓(例如，由電源電壓提高的電壓)，提供內(nèi)部電壓發(fā)生器18。該內(nèi)部電壓發(fā)生器18也由控制器15控制，并且執(zhí)行升壓操作以及生成必要的電壓。

<存儲器單元MC的寫入操作>

接著，參照圖2，其示意性地描述了根據(jù)本實施例的存儲器單元MC的寫入操作。圖2是示出根據(jù)本實施例的存儲器單元MC的寫入操作的圖。

如圖2所示，根據(jù)本實施例的存儲器單元MC的MTJ元件22的一端被連接到位線BL，并且MTJ元件22的另一端被連接到單元晶體管23的電流路徑的一端。單元晶體管23的電流路徑的另一端被連接到源線SL。利用TMR(隧道磁阻)效應(yīng)的MTJ元件22具有由兩個鐵磁層F、P和其間置入的非磁性層(隧道絕緣膜)B組成的多層結(jié)構(gòu)，并且通過自旋極化隧道效應(yīng)引起的磁阻的變化來存儲數(shù)字?jǐn)?shù)據(jù)。根據(jù)兩個鐵磁層F、P的磁化取向，MTJ元件22可以處于低阻狀態(tài)和高阻狀態(tài)。例如，如果低阻狀態(tài)被限定為數(shù)據(jù)“0”，而高阻狀態(tài)被限定為數(shù)據(jù)“1”，則可將1位數(shù)據(jù)存儲在MTJ元件22中。不用說，低阻狀態(tài)可被限定為數(shù)據(jù)“1”，而高阻狀態(tài)可被限定為數(shù)據(jù)“0”。

例如，MTJ元件22被配置為使得固定層(引腳層)P、隧道勢壘層B和記錄層(自由層)F被依次堆疊。引腳層P和自由層F由鐵磁材料形成，隧道勢壘層B由絕緣膜(例如Al₂O₃、MgO)形成。引腳層P是具有固定磁化方向的層。自由層F具有可變磁化方向，并且由磁化方向來存儲數(shù)據(jù)。

如果寫入時電流以箭頭A1的方向流動，則自由層F的磁化方向相對于引腳層P的磁化方向而被設(shè)定為反并行狀態(tài)(AP狀態(tài))，并且高阻狀態(tài)(數(shù)據(jù)“1”)被設(shè)定。如果寫入時電流以箭頭A2的方向流動，則引腳層P和自由層F的磁化方向被設(shè)定為并行狀態(tài)(P狀態(tài))，并且低阻狀態(tài)(數(shù)據(jù)“0”)被設(shè)定。通過這種方式，在MTJ元件中，可以根據(jù)電流的流動方向?qū)懭氩煌瑪?shù)據(jù)。

<根據(jù)本實施例的單元陣列和主讀出放大器的結(jié)構(gòu)>

接著，參照圖3，其示意性地描述了根據(jù)實施例的單元陣列和主讀出放大器的布圖。

如圖3所示，主讀出放大器12包括多個讀出放大器12-1。第一開關(guān)12-2經(jīng)由全局位線GBL_t被連接到每個讀出放大器12-1，并且第二開關(guān)12-3經(jīng)由全局位線GBL_s被連接到每個讀出放大器12-1。另外，第一復(fù)用器12-4和第二復(fù)用器12-5被連接到第一開關(guān)12-2。此外，第二復(fù)用器12-5和參考電路12-6被連接到第二開關(guān)12-3。

存儲器單元陣列11包括多個第一子單元陣列11-1和第二子單元陣列11-2。多個第一子單元陣列11-1分別被連接到第一復(fù)用器12-4。此外，多個第二子單元陣列11-2分別被連接到第二復(fù)用器12-5。

當(dāng)讀出放大器12從控制器15接收雙/單選擇信號時，第一開關(guān)12-2和第二開關(guān)12-3控制感測放大器12-1與第一子單元陣列11-1、第二子單元陣列11-2和參考電路12-6之間的連接。

具體地，當(dāng)基于雙/單選擇信號選擇“雙單元模式”時，第一子單元陣列11-1經(jīng)由第一復(fù)用器12-4和第一開關(guān)12-2被連接到讀出放大器12-1，并且第二子單元陣列11-2經(jīng)由第二復(fù)用器12-5和第二開關(guān)12-3被連接到讀出放大器12-1。

雙單元模式是通過使用子單元陣列代替參考電路12-6來執(zhí)行數(shù)據(jù)感測的操作模式。在雙單元模式中，互補數(shù)據(jù)分別被存儲在子單元陣列11-1和子單元陣列11-2中。更具體地，當(dāng)“1”數(shù)據(jù)被存儲在子單元陣列11-1的預(yù)定地址處時，“0”數(shù)據(jù)(“1”的互補數(shù)據(jù))被存儲在對應(yīng)于該預(yù)定地址的子單元陣列11-2的地址處。讀出放大器12-1通過感測子單元陣列11-1和子單元陣列11-2的互補數(shù)據(jù)來確定“0”數(shù)據(jù)或“1”數(shù)據(jù)。

此外，當(dāng)基于雙/單選擇信號選擇“單單元模式”(下文將描述)時，第一子單元陣列11-1經(jīng)由復(fù)用器12-4和第一開關(guān)12-2被連接到第一讀出放大器12-1，并且參考電路12-6經(jīng)由第二開關(guān)12-3被連接到讀出放大器12-1。此外，當(dāng)基于雙/單選擇信號選擇“其它單單元模式”時，第二子單元陣列11-2經(jīng)由第二復(fù)用器12-5和第一開關(guān)12-2被連接到讀出放大器12-1，并且參考電路12-6經(jīng)由第二開關(guān)12-3被連接到讀出放大器12-1。

讀出放大器12-1基于從定時控制器15a提供的信號而進行操作。

<根據(jù)實施例的單元陣列和讀出放大器的連接示例1>

接著，參照圖4，其描述了在對半導(dǎo)體存儲設(shè)備1施加雙單元模式的情況下單元陣列和讀出放大器的連接示例，在該雙單元模式中通過使用單元陣列代替參考電路來執(zhí)行數(shù)據(jù)感測。

如圖4所示，讀出放大器12-1包括NMOS晶體管M1至M3、M7、M8至M10、和M14，以及PMOS晶體管M4至M6、和M11至M13。

此外，NMOS晶體管M1具有輸入信號REN的柵電極，具有一端經(jīng)由開關(guān)12-2和復(fù)用器12-4(未示出)被連接到子單元陣列11-1而另一端被連接到節(jié)點N1的電流路徑。

NMOS晶體管M2具有輸入信號SEN2的柵電極，并且具有一端被連接到接地電位VSS而另一端被連接到節(jié)點N1的電流路徑。

此外，NMOS晶體管M3具有被連接到節(jié)點N2的柵電極，以及具有一端被連接到節(jié)點N1而另一端被連接到節(jié)點N3的電流路徑。

另外，PMOS晶體管M4具有被連接到節(jié)點N2的柵電極，以及具有一端被連接到節(jié)點N3而另一端輸入電源電壓VDD的電流路徑。

PMOS晶體管M5具有輸入信號SEN1的柵電極，并且具有一端被連接到節(jié)點N3而另一端輸入電源電壓VDD的電流路徑。

PMOS晶體管M6具有輸入信號RLENb的柵電極，并且具有一端被連接到節(jié)點N3的電流路徑。

NMOS晶體管M7具有輸入信號RLEN的柵電極，并且具有一端被連接到節(jié)點N3的電流路徑。

此外，NMOS晶體管M8具有輸入信號REN的柵電極，并且具有一端經(jīng)由開關(guān)12-3和復(fù)用器12-5(未示出)被連接到子單元陣列11-2而另一端被連接到節(jié)點N4的電流路徑。

NMOS晶體管M9具有輸入信號SEN2的柵電極，并且具有一端被連接到接地電位VSS而另一端被連接到節(jié)點N4的電流路徑。

此外，NMOS晶體管M10具有被連接到節(jié)點N2的柵電極，和一端被連接到節(jié)點N4而另一端被連接到節(jié)點N2的電流路徑。

另外，PMOS晶體管M11具有被連接到節(jié)點N3的柵電極，和一端被連接到節(jié)點N2而另一端輸入電源電壓VDD的電流路徑。

PMOS晶體管M12具有輸入信號SEN1的柵電極，并且具有一端被連接到節(jié)點N2而另一端輸入電源電壓VDD的電流路徑。

PMOS晶體管M13具有輸入信號RLENb的柵電極，并且具有一端被連接到節(jié)點N2的電流路徑。

NMOS晶體管M14具有輸入信號RLEN的柵電極，并且具有一端被連接到節(jié)點N2的電流路徑。

<根據(jù)實施例的單元陣列和讀出放大器的連接示例2>

接著，參照圖5和圖6，其描述了對半導(dǎo)體存儲設(shè)備1施加單單元模式的情況下的單元陣列和讀出放大器的連接示例，在該單單元模式中通過使用參考電路來執(zhí)行數(shù)據(jù)感測。順便提及，由于讀出放大器12-1的基本結(jié)構(gòu)與參考圖4所描述的相同，僅描述不同于圖4所示的部分。

如圖5所示，在單單元模式中，信號REN被輸入到NMOS晶體管M8的柵電極，而該NMOS晶體管M8的電流路徑的一端經(jīng)由開關(guān)12-3(未示出)被連接到參考電路12-6。

此外，如圖6所示，在單單元模式中，信號REN被輸入到NMOS晶體管M1的柵電極，而NMOS晶體管M1的電流路徑的一端經(jīng)由開關(guān)12-2和復(fù)用器12-5(未示出)被連接到子單元陣列11-2，而電流路徑的另一端被連接到節(jié)點N1。

如上所述，在雙單元模式中，通過使用兩個子單元陣列(子單元陣列11-1和子單元陣列11-2)來存儲一個子單元陣列的數(shù)據(jù)。然而，在單單元模式中，子單元陣列11-1和子單元陣列11-2的每個均可以用作存儲容量。

<根據(jù)本實施例的雙單元模式的感測速度和單單元模式的感測速度之間的比較>

接著，參照圖7，其描述了雙單元模式的感測速度和單單元模式的感測速度。順便提及，單元電流I_p在處于并行狀態(tài)(P狀態(tài))的低阻狀態(tài)(數(shù)據(jù)“0”)的單元中流動，并且單元電流l_ap在處于反并行狀態(tài)(AP狀態(tài))的高阻狀態(tài)(數(shù)據(jù)“1”)的單元中流動。此外，參考電流I_ref在參考電路中流動。

首先，描述單單元模式時的感測。如圖7所示，控制器15為行解碼器13提供選擇字線信號SWL。然后，在時刻Tc1，定時控制器15a將信號REN從“L(低)”電平提高到“H(高)”電平。在時刻Tc2，在存儲器單元MC中流動的電流I_p、I_ap和參考電流I_ref開始變化。在時刻TC4，單元電流I_p(C3)和參考電流l_ref(C4)之間的電流差(C3-C4)變?yōu)榭筛袦y的電流差TH1。類似地，單元電流I_ap(C5)和參考電流I_ref之間的電流差(C4-C5))變成可感測的電流差TH1。簡而言之，在單單元模式中，在時間TC4，存儲器單元MC的數(shù)據(jù)變成可感測的。

接著，描述雙單元模式時的感測。如圖7所示，在時間Tc3(時刻Tc2<時刻Tc3<時刻TC4)，單元電流I_p(C1)和單元電流I_ap(C2)之間的電流差(C1-C2)變成可感測的電流差TH1。簡而言之，在雙單元模式中，存儲器單元MC的數(shù)據(jù)感測比單單元模式更早變得可行。

順便提及，在本實施例中，從當(dāng)信號REN已從“L”電平升到“H”電平時到啟用感測的時刻的時間段，被稱為“感測時間段SDT”。在單單元模式中，感測時間段SDT1是時刻Tc4–時刻Tc1。在雙單元模式中，感測時間段SDT2是時刻Tc3－時刻Tc1(SDT1>SDT2)。通過這種方式，在根據(jù)本實施例的半導(dǎo)體存儲設(shè)備1中，雙單元模式中的感測時間段比單單元模式中的感測時間段更短。

<根據(jù)實施例的半導(dǎo)體存儲設(shè)備1的感測操作>

接著，參照圖8，其描述了根據(jù)本實施例的半導(dǎo)體存儲設(shè)備1的操作。在該實施例中，當(dāng)寄存器17從外部接收雙/單選擇信號時，寄存器17為定時控制器15a提供感測時間段和讀出延時。然后，基于從外部接收的雙/單選擇信號和從寄存器17接收的感測時間段和讀出延時，定時控制器15a控制對讀出放大器12-1提供的信號REN、信號SEN1、信號SEN2和信號RLEN?；趶耐獠拷邮盏碾p/單選擇信號和從定時控制器15a接收的信號REN、信號SEN1、信號SEN2和信號RLEN，主讀出放大器12以單單元模式或者以雙單元模式執(zhí)行感測操作。

如圖8所示，基于從外部接收的雙/單選擇信號和從寄存器17接收的感測時間段和讀出延時，定時控制器15a以下述方式控制信號REN、信號SEN1、信號SEN2和信號RLEN。

[時刻T0]雙單元模式/單單元模式

在時刻T0，地址指令電路16發(fā)出讀出指令。此時，信號REN、信號SEN1、信號SEN2和信號RLEN處于“L”電平，而信號RLENb處于“H”電平。

[時刻T1]雙單元模式/單單元模式

在時刻T1，定時控制器15a將信號REN從“L”電平提高到“H”電平。由此，讀出放大器12-1啟動子單元陣列11-1的感測。

[時刻T2]雙單元模式

在雙單元模式的情況下，在從時刻T1經(jīng)過感測時間段SDT2后的時刻T2，定時控制器15a將信號SEN1從“L”電平提高到“H”電平。由此，讀出放大器12-1完成對存儲器單元陣列11的感測操作。順便提及，當(dāng)定時控制器15a確定提高信號SEN1的時間時，定時控制器15a使用已從寄存器17提供的感測時間段SDT。

[時刻T3]雙單元模式

在雙單元模式的情況下，在時刻T3，定時控制器15a將信號SEN2從“L”電平提高到“H”電平。順便提及，當(dāng)定時控制器15a確定提高信號SEN2的時間時，定時控制器15a使用已從寄存器17提供的感測時間段SDT。

[時刻T4]雙單元模式

在雙單元模式的情況下，在時刻T4，定時控制器15a將信號RLEN從“L”電平提高到“H”電平(將信號RLENb從“H”電平降低到“L”電平)。由此，讀出放大器12-1將節(jié)點N2和N3處持有的感測結(jié)果傳遞到DQ電路14。之后，在時刻T8，讀出放大器12-1經(jīng)由DQ電路14向外部輸出感測結(jié)果。順便提及，當(dāng)定時控制器15a確定提高信號RLEN的時間時，定時控制器15a使用已從寄存器17提供的讀出延時RL。

[時刻T5]單單元模式

在單單元模式的情況下，在從時刻T1經(jīng)過感測時間段SDT1后的時刻T5，定時控制器15a將信號SEN1從“L”電平提高到“H”電平。由此，讀出放大器12-1完成對存儲器單元陣列11的感測操作。

[時刻T6]單單元模式

在單單元模式的情況下，在時刻T6，定時控制器15a將信號SEN2從“L”電平提高到“H”電平。

[時刻T7]單單元模式

在單單元模式的情況下，在時刻T7，定時控制器15a將信號RLEN從“L”電平提高到“H”電平(將信號RLENb從“H”電平降低到“L”電平)。由此，讀出放大器12-1將節(jié)點N2和N3處持有的感測信息傳遞到DQ電路14。之后，在時刻T9，讀出放大器12-1經(jīng)由DQ電路14向外部輸出感測信息。

[時刻T8]雙單元模式

如上所述，在時刻T8，DQ電路14向外部輸出由讀出放大器12-1感測的信息。順便提及，時刻T0到時刻T8是雙單元模式下的讀出時間。

[時刻T9]單單元模式

如上所述，在時刻T9，DQ電路14向外部輸出由讀出放大器12-1感測的信息。順便提及，時刻T0到時刻T9是單單元模式的讀出時間。

通過這種方式，如果比較雙單元模式的情況和單單元模式的情況，采用雙單元模式的讀出提前時間段ΔSDT(SDT1-SDT2)完成。

<根據(jù)實施例的半導(dǎo)體存儲設(shè)備1的有益效果>

根據(jù)上述實施例，半導(dǎo)體存儲設(shè)備1可以借助來自外部的雙/單選擇信號，通過使用寄存器17、定時控制器15a和主讀出放大器12，來適當(dāng)?shù)乩脝螁卧Ｊ胶碗p單元模式。

如上所描述，在單模式中，可用作存儲區(qū)域的子單元陣列的數(shù)量大于雙單元模式。然而，在雙單元模式中，讀出時間短于單單元模式。

因此，當(dāng)期望使用更多數(shù)量的存儲區(qū)域時，可以選擇單單元模式。當(dāng)期望更短的讀出時間時，可以選擇雙單元模式。通過這種方式，當(dāng)使用根據(jù)本實施例的半導(dǎo)體存儲設(shè)備1時，能夠通過簡單地向半導(dǎo)體存儲設(shè)備1輸入雙/單選擇信號來適當(dāng)切換單單元模式或雙單元模式。

如上所述，根據(jù)本實施例，可以提供高品質(zhì)的半導(dǎo)體存儲設(shè)備，其必要時可以容易地選擇可期望模式。

(修正等)

順便提及，上述子單元陣列的數(shù)量、以及開關(guān)、復(fù)用器的數(shù)量等，僅是示例，并且這些數(shù)量并不限于這些示例。

在上述實施例中，當(dāng)半導(dǎo)體存儲設(shè)備1的操作模式從單單元模式切換到雙單元模式時，控制器15初始化半導(dǎo)體存儲設(shè)備1。另外，當(dāng)半導(dǎo)體存儲設(shè)備1的操作模式從雙單元模式切換到單單元模式時，控制器15類似地初始化半導(dǎo)體存儲設(shè)備1。

在上述實施例中，已通過示例方式將MRAM描述為存儲器設(shè)備。然而，實施例也可以被實現(xiàn)為任何其它阻變型存儲器，包括如實施例中所示的相同元件，例如，F(xiàn)eRAM(鐵電隨機存取存儲器)、PCRAM(相變隨機存取存儲器)、或者ReRAM(電阻隨機存取存儲器)。

此外，在上述實施例中，為了方便起見，已將位線對稱為位線BL和源線SL。然而，實施例并不局限于該示例，并且位線對可以被稱為例如第一位線和第二位線。

盡管已描述了某些實施例，但是這些實施例僅通過示例方式提出，并不旨在限制本發(fā)明的范圍。事實上，此處描述的新方法和系統(tǒng)可以也通過各種其它形式體現(xiàn)；此外，在不脫離本發(fā)明的精神的情況下，可以對此處所描述的方法和系統(tǒng)的形式作出各種省略、替換和改變。所附權(quán)利要求及其等同物旨在覆蓋落入本發(fā)明的范圍和精神之內(nèi)的這些形式或修改。